09电子比赛信号类的请进，大家共同讨论讨论，呵呵!

zhangkai0215

09电子比赛信号类的请进，大家共同讨论讨论，呵呵! [复制链接]

    大家可能都在忙于模拟比赛和集训，在模拟比赛的过程中，我们肯定会有一些收获和一些未解决的问题，欢迎大家来这里分享自己的收获，提出自己的问题，让大家共同解决。

最近我练习了一下07年的H题，在制作的过程中我学到了一些知识，也发现了自己的一些问题，我把这次的体会与大家分享一下。

当我看到信号发生器的这个题目时，我脑子里是空白的，不知从何下手，所以我只能根据前辈的经验来往下走了。
  第一步：定各模块的方案
   1：波行产生
（1）采用高性能DDS专用芯片的解决方案
    （2）采用分立IC电路系统实现,一般有CPU,RAM,ROM,D/A,CPLD,模拟滤波器等组成
    （3）CPLD,FPGA实现
    方案一实现三种基本波形较容易，频率的精度和稳定度都相当不错，但是dds专用芯片的输出波形较单调，如果用于调制的话，较复杂。
    方案二有点难度，他的所有电路几乎是自己搭的，我是搞不定，对模电数电要求有点高，而且频率的步进值不好改变，频率的精确度和稳定度都不太好。
    方案三用fpga实现三种基本波形的输出很容易，而且使用灵活，外围电路简单，易于扩展和更新。频率的稳定度较高，fpga还可以实现产生任意的波形。
最终决定使用方案三


   2：按键和显示模块用的是触摸屏
        使用触摸屏可以减少硬件电路，人机交互界面更人性化。
   3：幅度调节用的是倒T型电阻网络
        这点路是前辈给的，大家都学过这个电路，我就不多说了

第二步：三大基本模块几乎搞定了，下面就该软件了。
我从基本功能做起的
    1：首先我写了累加器模块，通信模块，数据选择器模块，定制了rom和pll。
    2:以上基本模块搞定后，我就可以产生三种基本波形，为了验证我的程序是否管用，我让单片机给我发一固定的32bit的数，我来接受他并输出相应的波形。（这主要调试的是通信模块和累加器模块）
    3：三种基本波形搞定后，就开始调频率了，通过按键控制频率的步进值和输出频率，这时频率可能会有一点偏差，暂时先不管他，最后再改。
    4：调幅度，通过倒T型电阻网络来选择信号输入量，即最终波形的幅度，调幅度只要硬件电路做好，程序是没一点问题的。
    5：差不多基本功能都实现了，现在开始提高频率的精度和幅度的精度，同时还要测信号发生器的负载能力。频率误差主要是频率状态字和相位状态字的舍入误差，还有通信时的传输错误的状态字，这主要是软件写的问题，主要是改程序。这次练习我们频率精度和幅度的精度都不是太好没达到标准，当负载为50欧姆时频率峰峰值降了1~~2V
    6：最后加上了基本的二进制ask，fsk，psk，模拟调制AM和FM还没实现，正在努力中

第三步总结
这次练习的收获
    1：这次练习可以说是我第一次用fpga做一件作品，通过这次练习我联系了加法器，乘法器数据选择器，串转并，并转串等基本模块，定制了rom和pll等模块。
    2：单片机与fpga的通信方式，串口，spi，仿串口，仿spi等方式。
    3：学习了通信的基本知识。Ask，fsk，psk等数字调制和AM，FM 频率调制。
    4：大致搞懂了dds的原理
    5：当整个系统出问题时，首先要从自身检查起，不要动不动就说，对方的这不好那不好。当问题确定下来时，不要催促他，而要鼓励他，其实他心里比你急，你越催他反而越坏事，总之一句话体谅自己的队友。
这次练习遇到的问题
    1：quartus ii的仿真问题，当程序出问题时，你没有一个好的仿真工具，是一件很头疼的事，哪位高手有好的仿真方法和仿真软件的话，与大家分享一下！！
    2：单片机与fpga的通信问题虽然这次用仿串口的方式实现了通信，但是这种通信方式很死板，而且对单片机也有一定得要求。大家谁有好的通信方式，可以说一下你的通信思路，与大家分享分享！！
    3：频率的稳定度问题，这次频率的稳定度实现的还行，但是没满足题目的要求10-3，这应该是程序的事，大家可以说说怎样降低频率的误差
    4：幅度调节的问题，幅度也存在不精确的问题，这主要是硬件电路的问题，大家给我点建议，看那种电路用来调节幅度较合适。
    5：信号发生器的负载能力，当接上50欧姆的电阻时，输出波形的峰峰值下降了1~~2V，随着频率的增加幅值也有所下降。（暂时不知道是啥问题，希望大家能给一点建议）
    6：模拟调制AM和FM还没实现，大家共同努力，争取把模拟调制也搞定了，呵呵
    7：信号发生器里的D/A如何选择，大家可以通过该题讨论讨论我们该如何选择A/D和D/A

[ 本帖最后由 open82977352 于 2009-7-3 08:12 编辑 ]

zhangkai0215

下面给一些基本知识和图吧。
DDS原理



工作过程为:
1,  将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形.
2,  两种方法可以改变输出信号的频率:
       (1),改变查表寻址的时钟CLOCK的频率, 可以改变输出波形的频率.


(2), 改变寻址的步长来改变输出信号的频率.DDS即采用此法.

       步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加,
             累加器的值作为查表地址.
3, D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形.
累加器工作原理
设相位累加器的位宽为2N, Sin表的大小为2p,累加器的高P位用于寻址Sin表.
时钟Clock的频率为fc, 若累加器按步进为1地累加直至溢出一遍的频率为





若以M点为步长,产生的信号频率为



M称为频率控制字

zhangkai0215

误差来源





DDS也有局限性，主要表现在：
（1）输出频带范围有限

由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS工习片，工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。
（2）输出杂散大

由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。
DDS专用芯片（AD公司的产品）










上一个整体的模块图吧







仅供参考，呵呵

zhangkai0215

下面还有几个题目大家可以参考一下，大家也可以说说自己的思路。
05年A题 正弦信号发生器



07年A题 音频信号分析仪





07年 C题 数字示波器





今年的题目可能是信号发生器，音频信号分析仪，数字示波器（网上消息加上我们的猜测，嘿嘿）
信号发生器可能会加上一些基本的调制，网上评论今年的题很可能是本科组的题经过修改后，让专科做，专科组的可以练练本科组的。
也没啥说的了，大家如果有人做信号类的题目的话，可以把自己的心得和大家分享一下，说出自己的问题，让我们共同解决，共同进步，呵呵

zhangkai0215

谢谢 sea_eeworld的指点，我会努力的

zhangkai0215

1：仿真方面的，我是按着这种方法来的，但是搜有模块放在一块后，有时也需要看信号的变化，这是就头疼了。signalprobe和signaltapii用的不太好，能不能说说着两个工具的用法
2：通信方式要的就是省端口，因为单片机端口较少，我们必须一个一个端口算着用。
3：我们的目标就是用液晶显示，液晶是主流，呵呵

zhangkai0215

以上题目中有一些参数，大家有知道的可以说说，有些参数我看不懂啊
这是串口源代码，自己在网上找的，我是参考simple_uart写的
串口verilog代码.rar (11.78 KB, 下载次数: 36)

2009-7-2 20:51 上传

点击文件名下载附件

这有一些dds的资料
https://bbs.eeworld.com.cn/thread-76627-1-1.html

基于FPGA 的新的DDS+PLL 时钟发生器.pdf (101.9 KB, 下载次数: 90)

2009-7-12 16:47 上传

点击文件名下载附件

[ 本帖最后由 zhangkai0215 于 2009-7-12 16:47 编辑 ]

zhangkai0215

今年做示波器的可能性较大，有同伴做没？
若有人做得话，可以拿出来讨论讨论，呵呵
我想做呢，但没思路，望指点！！！

zhangkai0215

莫恩大哥是否可以上些基本资料呢？

zhangkai0215

学习了，modelsim暂时还不会用:L

zhangkai0215

音频信号分析仪和频谱仪可能都要用到fft和dft，谁有这方面的经验可以分享一下，呵呵

论坛中的一些fft的链接
https://bbs.eeworld.com.cn/thread-43864-1-3.html
https://bbs.eeworld.com.cn/thread-43393-1-7.html
https://bbs.eeworld.com.cn/thread-47938-1-1.html
https://bbs.eeworld.com.cn/viewthread.php?tid=69982
2007年A题 音频信号分析仪_全国大学生竞赛山东赛区组委会.mht
http://www.jpkc.sdu.edu.cn/sddxs/html/dianzishejiyouxiuzuopin/2009/0402/146.html
2007年C题 数字存储示波器http://www.jpkc.sdu.edu.cn/sddxs/html/dianzishejiyouxiuzuopin/2009/0402/144.html
2007年H题 信号发生器http://www.jpkc.sdu.edu.cn/sddxs/html/dianzishejiyouxiuzuopin/2009/0401/139.html

有空共同交流啊

[ 本帖最后由 zhangkai0215 于 2009-7-5 16:04 编辑 ]

zhangkai0215

FFT源代码（verilog和vhdl）
呵呵，在网上下的，我看不懂，那位仁兄看懂了，互相交流一下

fft1024.rar (24.06 KB, 下载次数: 26, 售价: 5 分芯积分)

2009-7-5 17:40 上传

点击文件名下载附件
售价: 5 分芯积分  [记录]

zhangkai0215

假设你的累加器是32位的你的DA是八位的，你取累加器的高八位作为rom地址的话，你的M值最大应该是24位的，如果超出24位的话，rom、地址跳着网上加，肯定波形有失真，具体你要看他明显不明显了，m制定了，累加器定了，根据输出频率的计算公式算一下，求出的fc就是应该就和da的速度差不多了

[ 本帖最后由 zhangkai0215 于 2009-7-7 00:12 编辑 ]

zhangkai0215

首先你的有一个fpga的最小系统板，然后确定你所用的DA，确定你所用调幅度的电路和芯片，把这几块搞好后，你就着手写程序吧

zhangkai0215

呵呵，这一点有点说不过去吧，由于一些原因程序是不会给的，资料我尽量吧，其实我没看多少资料，就是两个ppt，就是这篇文章开始的截图是要好好理解的

zhangkai0215

总的框图在文章开头就有，现在在上一个更详细的

zhangkai0215

由于图片较大，我分开上传了，最后给一个整体的，呵呵












[ 本帖最后由 zhangkai0215 于 2009-7-7 22:43 编辑 ]

zhangkai0215

用到了其他主控，你可以根据自己的熟练程度，来选择那一款mcu控制你的fpga处理信号。没有pll也可以的，就是你的整体时钟（fc）降了一些，可能输出频率不会太高的，反正比赛要求可能是不会超过2M吧，呵呵

zhangkai0215

多谢多谢，gina做过音频信号分析仪没？能不能上一些资料，呵呵

zhangkai0215

版主应该问是芯币少，还是人民币少，呵呵