Verilog(R)黄金参考指南

ty_gdl

Verilog(R)黄金参考指南 [复制链接]

周立功Verilog(R)黄金参考指南

hamiltoncai

贴下里面的说明
序言
Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个
简明的快速参考指南
Verilog 黄金参考指南并不是要代替IEEE 的标准Verilog 语言参考手册它不像IEEE 的标准手册提供
了Verilog 完整正式的描述相反黄金参考指南以一种方便的参考格式解答了在Verilog 的实践应用过
程中经常遇到的问题
Verilog 黄金参考指南也不想成为介绍性的指南这里所提出的信息是一种扼要的参考格式而不是学
习像Verilog 这种复杂的主题所必要的渐进和共鸣方式但必须承认的是已经熟悉计算机语言的人希望将这
个参考指南作为Verilog 的课本因此在开始本指南就会对这个主题进行一个简单的非正式介绍
Verilog 黄金参考指南的主要特征是它包含了从许多Verilog 项目中积聚起来的大量实践知识指南不
仅提供方便的语法参考很多类似的书也有还对最常见的语言错误提出警告在代码不能编译的时候给
出线索指出要看什么地方警告你注意合并问题并对改善你的编码形式提出建议
Verilog 黄金参考指南是为了给Doulos 的系列Verilog 训练课程增值也是HDL PaceMaker Doulos
Verilog 计算机基础训练包的补充