2203|0

195

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

buffer仿真不能用的解决办法 [复制链接]

此语句 SYSCLK         : buffer std_logic;在仿真的时候会报错,那么需要改一下这条语句  SYSCLK          :OUT STD_LOGIC; ,此时sysclk被定义为OUT输出信号,那么怎么才能把out转换成buffer类型呢,buffer类型是供内部使用,它取得值是上一次它的值。因此需要加一条中间信号,signal sysclk_buf      :std_logic;,定义完之后,要在映射后面加一条回读语句,   
port map (
      O => SYSCLK,
   I => CLK40M_toBUFG
   );
   SYSCLK<=sysclk_buf;
此时就可以达到buffer的效果了。
此篇文章仅是自己的总结,有不足请指出。谢谢!


此内容由EEWORLD论坛网友刘123原创,如需转载或用于商业用途需征得作者同意并注明出处

此帖出自FPGA/CPLD论坛
点赞 关注(1)
 

回复
举报
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表