有关FPGA配置的问题

平漂流

有关FPGA配置的问题 [复制链接]

 

如图一中，unused pin是配置为“三态输入输入”，还是“三态输入加弱上拉”。
图二中，为什么要把这些dual_purpose_pin设置为“use as regular IO”.他们可是专用的引脚的啊

bioger

图一  设置成输入三态
图二  不成全部设置成通用IO的，还是得正常设置的

平漂流

bioger 发表于 2018-7-12 08:02
图一  设置成输入三态
图二  不成全部设置成通用IO的，还是得正常设置的

第一个的“三态输入输入”，“三态输入加弱上拉”。是不是取决于IC内部的电路？
第二个是要设置成通用IO？

wsmysyn

第二个，看需求。。如果想要当做普通IO用就需要设置use as regular IO

如果不设置，但是你还把他当做普通的IO用的话，编译会报错。

如果用不到，设置成什么类型无关紧要。。我之前遇到过这个问题。

平漂流

wsmysyn 发表于 2018-7-12 09:33
第二个，看需求。。如果想要当做普通IO用就需要设置use as regular IO

如果不设置，但是你还把他当做普 ...

这些引脚当做普通IO的话，怎么用呢？能举个例子吗？谢啦

wsmysyn

平漂流 发表于 2018-7-12 10:50
这些引脚当做普通IO的话，怎么用呢？能举个例子吗？谢啦

就和其他普通IO一样的用法。。没有区别；直接在pin planner里做分配就好了

我之前刚好用过nCEO那个脚，需要把串口模块的TX分配到这个脚，默认不是regular IO，分配完管脚，编译工程会失败的，修改为regular IO之后就可以正常编译工程了，生成sof文件下载进去。

平漂流

wsmysyn 发表于 2018-7-12 10:58
就和其他普通IO一样的用法。。没有区别；直接在pin planner里做分配就好了

我之前刚好用过nCEO那个脚 ...

了解。

coyoo

未用引脚设置成输入三态是一个比较安全的设置。FPGA的外围电路很灵活，有的时候设计之初可能会将FPGA未用的引脚连接到一些“地方”，方便未来系统的升级，在不用这些引脚的时候，这些对外连接的引脚的外界连接是不可预知的。这时候如果FPGA的IO不做固定设置的话，就可能会有某些“风险”：比如FPGA的IO表现为输出高电平，而且外界表现为一个类似“GND”的状态，你猜会发生什么？

平漂流

coyoo 发表于 2018-7-16 09:29
未用引脚设置成输入三态是一个比较安全的设置。FPGA的外围电路很灵活，有的时候设计之初可能会将FPGA未用的 ...

意思是FPGA输出表现为高电平，与外界的GND连接起来？

coyoo

平漂流 发表于 2018-7-17 23:19
意思是FPGA输出表现为高电平，与外界的GND连接起来？

设计的时候需要考虑这些风险