由于时钟信号的完整性问题而导致的设备输出异常与解决方案

flyriz

由于时钟信号的完整性问题而导致的设备输出异常与解决方案 [复制链接]

 

问题现象

音频设备，主板输出有哒哒的噪声，已经排除掉电源、芯片的原因。

问题分析

经过排查分析，这个问题出在CODEC芯片的输入主时钟MCLK上面，初步判定为输入主时钟的信号完整性问题。

造成这个问题的主要原因：原来的设计中，时钟信号做了一个兼容设计，如下图所示，AHC、CY2305S_CLK3是主时钟信号，CODEC时钟输入可以通过R54、R53来选择。目前R53是焊接在板子上的、R54不焊，AHC接的是一个时钟晶振，也没有焊接。但是在PCB的走线上，从CY2305_CLK3到MCLK，中间产生了一个分叉，从分叉到R54的这一段是悬空的，会造成信号的全反射，影响了时钟信号的完整。

什么是信号完整性？

我们在用示波器测量PCB板上信号时，经常会在信号的波形上发现一些奇怪的现象：比如信号跳变后会产生很大的尖峰毛刺，可能尖峰后面还会有上下起伏波动。有时候信号的边沿会出现一个平台，有点像人的肩膀。还有时你可能会遇到信号的边沿不是平滑上升的，会出现一个回沟，上升到中途突然跌落下来然后再继续上升。这些现象就是信号完整性问题的典型表现。

信号完整性一词没有一个唯一的规范定义，通常是指高速PCB中由于信号、互连结构、电源系统等因素相互作用，最终使信号产生扭曲畸变的一种现象。这时可以说信号在传输过程中被破坏了，变得不完整。

信号波形畸变，可能造成接收端无法正确接收信号，从而导致电路无法正常工作。试想一下，接受信号的时候，需要有一个边沿来采样判断是0还是1，但这是如果由于信号的扭曲，本来是高平波形确跌落到了高电平门限阈值一下，就可能会被误判为0，出现接收错误。

为什么信号会反射？

信号频率高到一定程度时，信号的反射几乎无处不在。与电流相似的，可以用水流做一个比喻。可以把水位的高度看做电压，水流的速度看做信号频率。假设水道的宽度为阻抗，河道越宽阻抗越小（和电线一样，线宽阻抗越小）。

一条小河上，突然水流进入了小沟，水道变窄，阻抗变大。这时如果水流速很快也即信号频率很高，就会溅起水花，这就是反射。此时小沟端的水位也有抬高，说明这就产生了正反射，电压变高！然后如果突然小河流入了大江，江明显变宽啦，阻抗小，水位低，说明产生了负反射，叠加后电压就变低了。

信号的反射与线路的阻抗突变有着直接的关系。假设信号传输过程中经过两个阻抗不同的区域，区域1为Z1,区域2为Z2，那么从Z1到Z2的反射系数为：

在理想情况下，阻抗是连续的，Z2等于Z1，反射系数为0；当Z2，反射系数为负产生负反射；当Z2>Z1，反射系数为正产生正反射，信号来回反射便形成了震荡。如果线路悬空，相当于Z2无穷大，反射系数近似于1，为全反射。

解决方案

工程实践中解决信号反射问题的有效方法就是根据传输线的特性阻抗在其发送端或接收端进行阻抗匹配，从而使源反射系数或负载反射系数尽量接近于零。传输线的端接通常采用两种策略：

1）终端端接，主要是在靠近负载端的位置加上拉或下拉一个电阻以实现终端的阻抗匹配。

2）源端端接，通过在靠近源端的位置串行插入一个电阻实现源端的匹配。

所以目前临时的解决办法是去除兼容设计，把悬空的电阻补焊上一个阻值较低的电阻（理想情况下是50欧，但考虑到功耗，实际可以在100-300欧之间选择一个值），AHC的信号线通过0R电阻短接到地，采用的是终端端接的方法。

最好去除兼容设计。或者在PCB走线时，分叉的长度要尽可能小。

验证

以上方案，已经在10块异常的板子上验证通过，测试超过48小时，功能一直正常。

elec32156

学习了！

gmchen

这种数字电路的印制板走线阻抗多数大于50欧，所以用100~300欧的电阻匹配是合理的。

flyriz

gmchen 发表于 2018-6-10 21:52
这种数字电路的印制板走线阻抗多数大于50欧，所以用100~300欧的电阻匹配是合理的。

没想到还能得到大神的回复，

qwqwqw2088

还有，在进行PCB走线时也很重要，比如经常出现这种，走线到某个区域，空间有限，不得不更换线的宽度，一般是不得不使用比较细的线时，然后再恢复到原来的宽度，走线宽度变化会引起阻抗的变化，就产生反射，，
此情况尽量避免

maychang

楼主能否说明时钟信号的频率以及两路信号在PCB上联接处到R54的距离(即文中所说“从分叉到R54的这一段”的长度)？

flyriz

maychang 发表于 2018-6-12 07:09
楼主能否说明时钟信号的频率以及两路信号在PCB上联接处到R54的距离(即文中所说“从分叉到R54的这一段”的长 ...

长度大概45mm,时钟频率24.576M

maychang

flyriz 发表于 2018-6-12 18:29
长度大概45mm,时钟频率24.576M

时钟频率24.576MHz，真空中波长为12.2m。45mm长度的支线仅占波长的0.0037，反射波应该不会产生很大的影响。
请gmchen老师来分析分析。
@gmchen

1009877836

学习了  谢谢分享

gmchen

maychang 发表于 2018-6-12 19:14
时钟频率24.576MHz，真空中波长为12.2m。45mm长度的支线仅占波长的0.0037，反射波应该不会产生很大的影响 ...

这种情况我以前也遇到过，加一个电阻确实能够解决问题。
关于波长与线长的比例问题，第一，在通常的FR4印板基材制作的PCB中，电信号的传播速度大概是真空中速度1/2不到，但这并不是最主要的。
第二，我们讨论的不是时钟信号基波的反射，而是其高次谐波的反射。实际上观察到的由于反射引起的信号完整性破坏，表现为方波的前沿或后沿出现由于反射引起的过冲和振铃，信号越陡峭这些现象越明显。如果按照高次谐波计算，那么计算所依据的频率就不是24MHz，是它的5倍7倍甚至十几倍都有可能。
第三，支线的这个反射并不是直接作用在分岔点而是传送到负载，到了负载端后还会继续反射回来，同时也会反射回信号的源端，也同样会继续从源端反射回去。这种反射可能会发生多次。我以前曾经做过实验，观察到大约经过7~8次来回反射后才逐渐衰减至零。所以实际计算不能只看一段线，要观察整个通路的情况。

实际上，无论是在源端还是负载端加的这个电阻，与其说是阻抗匹配电阻，还不如更准确地说是损耗电阻，就是让信号的能量在这个电阻上损耗，这样就减小了回波的能量。所以我估计，不是在那个空着的分叉线上加电阻，而是在信号源输入的那个分叉线上加个电阻同样可以解决这个问题。

maychang

gmchen 发表于 2018-6-12 20:16
这种情况我以前也遇到过，加一个电阻确实能够解决问题。
关于波长与线长的比例问题，第一，在通常的FR4 ...

完全同意。
以前曾遇到过PC机和打印机距离比较远需要接几根电缆的情况，发现信号传输错误。检查之后发现PC机上插卡打印口芯片是直接输出，没有串联电阻，各线均加上电阻就不再出现错误。

gmchen

关于印制板上走线的特性阻抗，我曾经计算过一个图如下：

其中红线是常见的FR-4印板，可见要达到50欧阻抗，线宽要接近板厚的2倍。在数字电路印板中，这个比例肯定是做不到的，所以数字电路走线的阻抗通常总是大于50欧。
通常双面板厚1.6mm，若走线宽度20mil即0.5mm，则z大约是110欧，走线更细则阻抗更高。4层板的走线层与接地层之间的厚度约为0.5mm，走线宽度0.5mm的话阻抗大约70欧，但是多层板的走线肯定不会这么宽，通常总是10mil甚至更细，所以阻抗大概总是在100~200欧之间。

gmchen

补充说明一下，前一个帖子中的那个图是基于微带线计算的，所以在走线层下面必须是一层大面积地。如果没有这层地，走线的阻抗将不可预测。

flyriz

gmchen 发表于 2018-6-12 20:16
这种情况我以前也遇到过，加一个电阻确实能够解决问题。
关于波长与线长的比例问题，第一，在通常的FR4 ...

谢谢陈老师的详细解答，学习了。