3430|1

3

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

AD5761驱动问题 [复制链接]

大家好!我遇到AD5761的驱动问题,首先将工程分为发送数据模块,AD5761时序控制模块。数据发送模块在SYNC变为高电平才发送指令或者数据


always@(posedge clk)
begin
         temp1 <= sync ;
         temp2 <= temp1 ;
end
always@(posedge clk)
  newcome <= (~temp1)&temp2 ;

检测newcome上升沿,用newcome做触发,一旦newcome变为高电平,则发送数据


寄存器数据按下面规则发送:
1.写软件完全复位命令,
2写控制寄存器命令,配置输出范围,内部基准源等
3写入和更DAC寄存器命令(后面跟十六位数据)。


always @( posedge newcome )
begin
        case(began)
        3'd0:
        begin
     began <= 3'd1 ;       
          dout <=  12'b0000_1111_0000_0000_0000_0000 ;//软件完全复位命令
   end
        3'd1:
        begin
     began <= 3'd2 ;       
          dout <= 24'b0000_0100_0000_0010_0000_1000 ;//写入控制寄存器命令
   end
        3'd2:
        begin
     began <= 3'd3 ;       
          dout <= 24'b0000_0100_1100_0010_0000_1000 ;//写入和更新DAC寄存器命令,后面接16位数据
   end
        endcase
end


4测试输出引脚电压,但是电压还是无法从Vout脚测到。而且无论我发什么数据都能实时在SD0脚检测到,但是我没有选择回读。发送的数据是按一帧一帧从SDI口子输入,同时sclk,SYNC,SDI,LDAC,都严格按照时序图写得,不知道我的问题出在哪里?


这是我在quartus上自带的SignalTAP上运行时序图:

此帖出自FPGA/CPLD论坛

最新回复

我也遇到了同样的问题,你的这个问题解决了吗?     详情 回复 发表于 2023-5-15 15:27
点赞 关注
 

回复
举报

1

帖子

0

TA的资源

一粒金砂(初级)

沙发
 

我也遇到了同样的问题,你的这个问题解决了吗?
 

此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表