//多通道控制寄存器
MCBSP_MCR1_DEFAULT,
MCBSP_MCR2_DEFAULT,
//引脚控制寄存器
MCBSP_PCR_RMK(
MCBSP_PCR_IDLEEN_RESET, // IDLEEN = 0 空闲使能位。 该型号芯片未用,必须写0
MCBSP_PCR_XIOEN_SP, // XIOEN = 0 传输的I / O使能位。 使用为串行端口引脚功能
MCBSP_PCR_RIOEN_SP, // RIOEN = 0 接收的I / O使能位。 使用为串行端口引脚功能
MCBSP_PCR_FSXM_INTERNAL, // FSXM = 0 发送帧同步模式位。外部提供(从模式) Tranmit frame-syn is provided by AIC23B
MCBSP_PCR_FSRM_INTERNAL, // FSRM = 0 接收帧同步模式位。外部提供(从模式) Receive frame-syn is provided by AIC23B
MCBSP_PCR_CLKXM_OUTPUT, // CLKR is input 发送时钟模式位。外部提供(从模式)
MCBSP_PCR_CLKRM_OUTPUT, // CLKX is input 接收时钟模式位。外部提供(从模式)
MCBSP_PCR_SCLKME_BCLK, // SCLKME=0 CLKG is taken from the McBSP internal input clock 采样率发生器的输入时钟模式位
MCBSP_PCR_CLKSSTAT_0, // The signal on the CLKS pin is low CLKS引脚状态位
MCBSP_PCR_DXSTAT_0, // Drive the signal on the DX pin low DX引脚状态位
MCBSP_PCR_DRSTAT_0, // The signal on the DR pin is low DR引脚状态位
MCBSP_PCR_FSXP_ACTIVEHIGH, // FSXP = 1 Because a falling edge on LRCIN or LRCOUT starts data transfer 发送帧同步极性位
MCBSP_PCR_FSRP_ACTIVELOW, // FSRP = 1 接收帧同步极性位
MCBSP_PCR_CLKXP_FALLING, // CLKXP = 1 The falling edge of BCLK starts data transfer 发送时钟极性位
MCBSP_PCR_CLKRP_RISING // CLKRP = 1 接收时钟极性位
), //接收通道使能寄存器
MCBSP_RCERA_DEFAULT,
MCBSP_RCERB_DEFAULT,
MCBSP_RCERC_DEFAULT,
MCBSP_RCERD_DEFAULT,
MCBSP_RCERE_DEFAULT,
MCBSP_RCERF_DEFAULT,
MCBSP_RCERG_DEFAULT,
MCBSP_RCERH_DEFAULT,
////发送通道使能寄存器
MCBSP_XCERA_DEFAULT,
MCBSP_XCERB_DEFAULT,
MCBSP_XCERC_DEFAULT,
MCBSP_XCERD_DEFAULT,
MCBSP_XCERE_DEFAULT,
MCBSP_XCERF_DEFAULT,
MCBSP_XCERG_DEFAULT,
MCBSP_XCERH_DEFAULT
};