TDC设计时钟

全部都是泡馍

TDC设计时钟 [复制链接]

请问有没有用altera的FPGA做过TDC的，我们自己设计了一个fpga的pcb板，当时晶振用的比较便宜，几块钱的。但是实际测出来的误差比较大，初步怀疑是晶振频率不够稳定，因为TDC对时钟挺敏感的。但看网上介绍说是，外部晶振经过PLL后会进行一个频率校正。现在想问大家是不是外部时钟对TDC测量精度的影响。

月亮，我踹弯的

请问你做TDC用的altera fpga是什么型号的呀？我用cyclone iv做tdc测bin宽的时候会出现偶数位为零的情况，跟别人用cyclone ii做出来的结果不一样。

月亮，我踹弯的

楼主，有没有成功实现tdc？

全部都是泡馍

我是用cyclone ii做过，现在用cyclone iV做的也会出现你说的类似的问题
你方便留个qq一起交流下么？

全部都是泡馍

月亮，我踹弯的 发表于 2018-5-4 22:10
楼主，有没有成功实现tdc？

我是用cyclone ii做过，现在用cyclone iV做的也会出现你说的类似的问题
你方便留个qq一起交流下么？

月亮，我踹弯的

全部都是泡馍 发表于 2018-5-7 14:43
我是用cyclone ii做过，现在用cyclone iV做的也会出现你说的类似的问题
你方便留个qq一起交流下么？

好的，我qq私法给你了