|
Xilinx ISE Webpack14.1 Testbench...
[复制链接]
各位好,小弟初學FPGA,看書研究,書本資料過舊,目前小弟還在前幾章被一個問題所擾再繪完圖後,該如何去製造出TESTBENCH,去做模擬的練習呢?
因為ISE Webpack版在10.1之後就沒辦法直接做出testbench,就無法做simulate
舉例來說,單純做一個encoder(圖一)
我由Project→New Source→VHDL Test Bench((因無Test Bench Waveform))(圖二)
接下來我就不知如何是好...
想請各位先進提點並指示該如何繼續練習下去
感激不盡...
|
|