STM32 FOC三电阻采样硬件问题，求助大虾！

江苏大学

STM32 FOC三电阻采样硬件问题，求助大虾！ [复制链接]

 

三电阻采样的某一相的电流采样的放大+偏移电路如图，请大家帮忙看一下是否有明显的错误？谢谢！

dontium

上面的运放接正反馈？

江苏大学

dontium 发表于 2018-1-17 14:00
上面的运放接正反馈？

不好意思，那边是我画错了，请忽略这一点

江苏大学

大虾们在吗？，指导我一下吧，谢谢！

dontium

你下面的那个运放有什么用处？
不要想着电路复杂，就是有水平。真正有水平的是电路简单到不能再简单还能保证性能。

1399866558

参考ST官网的，或者是其他半导体厂商的吧。

renshuang

差分运放？   一个用2K一个用10K，可不好算放大倍数。还有你的两个68R加电容不太理解。反向输入端电阻应该接在采样电阻低端，而不能就近接地。

江苏大学

dontium 发表于 2018-1-18 22:16
你下面的那个运放有什么用处？
不要想着电路复杂，就是有水平。真正有水平的是电路简单到不能再简单还能保 ...

保证前后电路的隔离不应该加一个跟随器吗？求指导，谢谢

江苏大学

dontium 发表于 2018-1-18 22:16
你下面的那个运放有什么用处？
不要想着电路复杂，就是有水平。真正有水平的是电路简单到不能再简单还能保 ...

这个不是我设计的，请看我新上传的原理图，这块版子是我买的

江苏大学

江苏大学

1399866558 发表于 2018-1-18 23:12
参考ST官网的，或者是其他半导体厂商的吧。

板子是我买的，请看10楼的原理图，谢谢！

1399866558

江苏大学 发表于 2018-1-20 19:43
板子是我买的，请看10楼的原理图，谢谢！

买个官方的板子。淘宝的都很差。

dontium

江苏大学 发表于 2018-1-20 19:27
保证前后电路的隔离不应该加一个跟随器吗？求指导，谢谢

这哪儿来的“隔离”之说呢？下面那个运放，仅是参考电压的缓冲，象你这个电路及参数，是不需要缓冲的，

dontium

1399866558 发表于 2018-1-21 11:55
买个官方的板子。淘宝的都很差。

我始终反正走极端。

官方的就一定好吗？官方设计的板子，它只是占了个“第一”，水平高低，真的很难说，
淘宝的就“都很差”吗？

不要总是迷信外国的，习不是提出了四个自信吗？别老是看不起“自己”。

我曾用过TI的2046，和国产的2046，发现国产的质量性能远超TI的，为这事发过帖子，有兴趣自己找找吧。
我也曾仿制过外国的一个产品，仿制完后看它的总体设计，大有改进的地方，有些问题的处理，简直有些太低端。

当你有能力辨别质量的时候，多研究一下中国产品和外国产品的优缺点。

----------外国有好东西（但不都是好的或合理的），中国有差东西（但不都是差的）。但是：不能说外国的都是好的，国内的都“很差”。

1399866558

dontium 发表于 2018-1-21 12:36
我始终反正走极端。

官方的就一定好吗？官方设计的板子，它只是占了个“第一”，水平高低，真的很难说 ...

对比过几家淘宝卖的无刷电机开发板，真的很差。

renshuang

dontium 发表于 2018-1-21 12:28
这哪儿来的“隔离”之说呢？下面那个运放，仅是参考电压的缓冲，象你这个电路及参数，是不需要缓冲的，

不需要缓冲的话，两个电阻分压可以直接作为参考电压同相输入端的10K电阻上吗？

dontium

renshuang 发表于 2018-1-23 15:39
不需要缓冲的话，两个电阻分压可以直接作为参考电压同相输入端的10K电阻上吗？

是的！

加个运放后，前面电阻的分压经它输出后又多了个Offset Voltage的误差，而这个电路，分压电阻的阻抗已以远远小于后面运放的输入电阻了。
所以，加运放是画蛇添足

dontium

江苏大学 发表于 2018-1-20 19:42

估计你的老师也是这么懒吧，画的电路图哪儿象“电路”图啊，在视觉上快成了每个元件是独立的了

renshuang

dontium 发表于 2018-1-26 13:03
是的！

加个运放后，前面电阻的分压经它输出后又多了个Offset Voltage的误差，而这个电路，分压电阻的 ...

不影响运放输入电阻，影响前面差分电路的电阻啊！

dontium

renshuang 发表于 2018-2-7 16:18
不影响运放输入电阻，影响前面差分电路的电阻啊！

估计你是受大学里死搬硬套的老师的影响吧。
有些老师，常常发生些弄巧成茁、画蛇添脚的事。