社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 2186|回 4
平漂流

288

帖子

0

TA的资源

一粒金砂（高级）
楼主
发表于2017-11-12 22:43 只看该作者
 

FPGA的输出为高 [复制链接]

画了一个FPGA的应用板，altera的，TQFP144封装的。用一个简单的分频程序，quartus显示程序下载完成，但是输出全为高，求大神指导
Altera
此帖出自FPGA/CPLD论坛

最新回复

scxuchenglong
于是TQFP封装的，所以芯片底部的那个焊盘要牢固的接地，   这个当然是必须的  详情 回复 发表于 2017-11-14 16:22
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
仙猫

3138

帖子

0

TA的资源

裸片初长成（初级）
沙发
发表于2017-11-13 08:49 只看该作者
 
可供判断的信息给出得太少，还不如找会算命的巫婆问问呢。
・如引脚定义和逻辑都没错，看看晶振有没起来。
・作为调试的第一步，先应避免调复杂的逻辑，写个最最单纯的输入时钟分频器打出来看看。
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
xiaoxiao2211

35

帖子

1

TA的资源

一粒金砂（中级）
板凳
发表于2017-11-13 09:38 只看该作者
 
是否跟复位信号有关呢
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
平漂流

288

帖子

0

TA的资源

一粒金砂（高级）
4楼
 楼主| 发表于2017-11-13 19:33 只看该作者
 
已解决，由于是TQFP封装的，所以芯片底部的那个焊盘要牢固的接地，另外，芯片的3.3V，2.5V，1.2V的电源不能错。
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
scxuchenglong

23

帖子

0

TA的资源

一粒金砂（中级）
5楼
发表于2017-11-14 16:22 只看该作者
 
于是TQFP封装的，所以芯片底部的那个焊盘要牢固的接地，   这个当然是必须的
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表