STM32 ADC采样率计算问题

littleshrimp

STM32 ADC采样率计算问题 [复制链接]

STM32L476的ADC支持5.33MSPS的采样率
看了一下数据手册和例程
开始的时候有点迷糊，后来算是弄明白了
记录一下

手册里显示12位模式最大采样率支持5.33MSPS

12位模式ADC时钟为80MHz时采样时间最小支持31.25ns
1s/31.25ns=32MSPS这么高的采样率肯定不是这么计算的



看了一下官方的例程ADC时钟=80M/2=40MHz
选择12位模式


Sampling Time选择的6.5
40MHz/6.5cycles=6.15MSPS,也不对


再看Sampling Time的介绍
Conversion time is the addition of sampling time and processing time
                                        (12.5 ADC clock cycles at ADC resolution 12 bits, 10.5 cycles at 10 bits, 8.5 cycles at 8 bits, 6.5 cycles at 6 bits).

6.5cycles对应的是6位分辨率？
和之前设置的也不一至啊



百度了一下才知道原来12位分辨率时还要加12.5个时钟周期
总的转换时间=2.5+12.5=15cycles
80MHz/15cycles=5.33MSPS
这下总算对应上了




那6位分辨率应该加多少个时钟周期呢？
简单看了一下数据手册，没找到
算一下，用80MHz/8.88MSPS=9.09cycles
9.09-2.5cycles=6.5cycles


看了一下参考手册
最小2.5cycles（31.25ns）是ADC的采样时间
12.5cycles是保持时间
tSMPL是由SMP寄存器定义的采样时间
tSAR是由RES寄存器定义的保持时间，保持时间的长短决定了ADC的分辨率

damiaa

谢谢分享！！！

lovelee

楼主看的很仔细啊。