选择ASIC、FPGA和DSP的重要准则5

yyy

选择ASIC、FPGA和DSP的重要准则5 [复制链接]

附加功率 功率为组件完成指定功能的功率利用率。 ASIC组件的设计通常透过最佳化以提供卓越的功率（用电）性能。但大多数可程序组件的功率大小将随组件利用率和频率频率的增加而急剧成长，因此在衡量整体设计的功率分配时，必须考虑这一因素。 例如：利用Altera公司的20K600可程序逻辑组件（PLD）完成的4通道下行转换器只需消耗不到2W的功率，即可实现每秒2,500万次取样的输入数据率。这样的功率虽然比较高，但对于特定的应用还是可以接受的。如果将输入数据率提高至每秒6,500万次取样，那么消耗的功率将达到5W，这就超出了许多数字无线产品所能承受的功率限制。与Altera 20K600相比，在相同的输入数据率条件下，Analog Devices公司的AD66244通道下行转换器ASIC消耗的功率只有700mW。 在较低的速率条件下，FPGA的功率利用率通常优于高阶的DSP。为对此加以说明，可举Dish Network公司在数字视频广播中采用的纠错机制为例：在该系统中速率高达27.647Mbps的多任务数据（multiplexed data）采用Reed-Solomon纠错机制进行编码，该机制为每188个数据字节（data bytes）直接产生16个奇偶校验字节，并产生最大为30Mbps的合成数据率（composite data rate）。 在小于5,000个频率周期中，TMS320C6203可解开由204个字节构成的Reed-Solomon代码字（codeword）。为达到所需的数据传输率（throughput），在300MHz频率下，CPU必须实现近50%的利用率，而消耗的功率约为1.53W。 与此相反，在Xilinx XCV100E上实现的Reed-Solomon译码器，其消耗的功率仅为200mW。这是一个巨大的改进，可以与商用Reed-Solomon ASIC，例如Advanced Hardware Architectures公司的AHA4011C具备的性能相媲美。 组件选择 (表三)总结了上述结果。表中每类组件按1至5的指标，主观地设定功率极限，1代表该类较差的选择，而5则表示最佳选择。 有了上述分析，也就不难得到采用ASIC、FPGA和DSP组件设计软件无线电的区分原则，这些原则归纳如下： 1.ASIC如果能提供可接受的编程和整合性能，对软件无线电产品而言，它将是最佳的解决方案。 2.FPGA可为高度平行（parallel）或涉及线性处理的高速信号处理功能，提供最佳的可程序解决方案。 3.DSP可为涉及复杂分析或决策分析的功能，提供最佳可程序解决方案。 随着技术的进步，DSP、ASIC和FPGA将在芯片上支持更多的功能，这进一步模糊了三者之间的界限。而对于软件无线电设计人员而言，这意味着他们在今后的设计工作中将面临更难的选择。 结语 DSP、ASIC和FPGA的选择原则也适用于信息家电、消费性电子产品、网络通讯设备、数据收集（data collection）系统、工业应用系统........等嵌入式系统或芯片组。 可程序系统单芯片（Programmable SoC；PSoC）的功能是ASIC加DSP加FPGA；而系统单芯片的功能则比较接近ASIC或ASIC加DSP。不过，因为它们的价格目前仍然很高，所以许多厂商仍然选用ASIC或DSP的方案来处理高速运算的作业，例如：属于数据收集系统的条形码机目前仍然采用微控制器（microcontroller）和DSP或处理数字信号的ASIC。FPGA虽然可以提供较多的闸数，但是对大多数应用厂商而言，这并不重要，反而是闸数比较少，能做复杂分析或决策分析的DSP比较能满足他们的需求。可程序逻辑组件PLD或FPGA最近在基频、系统级芯片设计仿真和测试验证上大有斩获，因为它的可程序化、灵活化的优点将促使其应用更加扩大。 目前业界许多厂商均认为，在短期内，ASIC仍将主宰高阶芯片设计，尽管雄心勃勃的可程序逻辑组件PLD或FPGA正在步步紧逼，但是尚难以取代ASIC占有的高阶产品市场。不过，随着FPGA的发展，FPGA将为市场带来强劲的冲击。然而，ASIC并不会很快退出市场。 用户自订产品将继续在多方面满足用户的需求，并不断为那些寻求专用解决方案的用户提供高效益的策略支持。未来的可程序系统单芯片或许会取代ASIC在高阶芯片的市场，并将DSP和FPGA整合在内。不过，低阶产品永远都会存在的，所以用4吋、8吋晶圆制造的低阶ASIC仍然会存在，而能满足特殊应用的FPGA、DSP也会继续存在。

pgm_bigcat

不错 比较详细的阐述