社区首页
★ 社区积分制度 ★ 新手必读 ★ 申请版主★
 

论坛

切换旧版
返回列表 发新帖 回复
阅 7973|回 6
su4636277

5

帖子

0

TA的资源

一粒金砂（初级）
楼主
发表于2017-7-31 11:00 只看该作者
 

求助，初学Verilog HDL 出现错误Missing instance name in instantiation of 'half... [复制链接]

Missing instance name in instantiation of 'half_clk_dai'.


1.png (75.37 KB, 下载次数: 0)

1.png

2.png (76.81 KB, 下载次数: 0)

2.png

3.png (112.61 KB, 下载次数: 0)

3.png
此帖出自FPGA/CPLD论坛

最新回复

ou513
half_clk_dai half_clk_dai_u();例化不对  详情 回复 发表于 2017-7-31 13:43
点赞 关注
 
FPGA论坛  CPLD论坛  FPGA教程
回复
举报
OsrisGZY

4

帖子

0

TA的资源

一粒金砂（初级）
沙发
发表于2017-7-31 11:21 只看该作者
 
。。。例化的格式有问题
此帖出自FPGA/CPLD论坛
 
 
FPGA培训  FPGA设计  verilog教程
回复
举报
低调的路人

128

帖子

1

TA的资源

一粒金砂（中级）
板凳
发表于2017-7-31 11:24 只看该作者
 
tb中 clk_out没有定义
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
su4636277

5

帖子

0

TA的资源

一粒金砂（初级）
4楼
 楼主| 发表于2017-7-31 11:26 只看该作者
 
低调的路人 发表于 2017-7-31 11:24
tb中 clk_out没有定义

请问如何修改呢？
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
su4636277

5

帖子

0

TA的资源

一粒金砂（初级）
5楼
 楼主| 发表于2017-7-31 11:26 只看该作者
 
OsrisGZY 发表于 2017-7-31 11:21
。。。例化的格式有问题

请问该怎么修改呢
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
OsrisGZY

4

帖子

0

TA的资源

一粒金砂（初级）
6楼
发表于2017-7-31 13:24 只看该作者
 
su4636277 发表于 2017-7-31 11:26
请问该怎么修改呢

那个half_xx_xx后面空格再随便加个instance name，比如uut
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
ou513

1173

帖子

3

TA的资源

五彩晶圆（初级）
7楼
发表于2017-7-31 13:43 只看该作者
 
half_clk_dai half_clk_dai_u();例化不对
此帖出自FPGA/CPLD论坛
 
 
 
回复
举报
返回列表 发新帖 回复
您需要登录后才可以回帖 登录 | 注册

活动 更多>>
开源项目 更多>>
随便看看
查找数据手册?
搜索

EEWorld Datasheet 技术支持

热门标签
相关文章 更多>>
新帖速递
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关： 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

用户热搜：

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表