3297|4

57

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

如果我的设计不涉及外部芯片输入的话,OFFSET IN 应该怎么约束? [复制链接]

本帖最后由 HAORUIMIN 于 2017-6-8 16:59 编辑

external set up time该怎么填?求指点!

1496912260(1).png (91.91 KB, 下载次数: 2)

1496912260(1).png
此帖出自FPGA/CPLD论坛

最新回复

自己的帖子举报什么呢?  详情 回复 发表于 2017-6-14 15:47
点赞 关注
 

回复
举报

57

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
没人吗
此帖出自FPGA/CPLD论坛
 
 

回复

45

帖子

1

TA的资源

一粒金砂(中级)

板凳
 
pengyongnet邀请您访问电子工程世界-论坛
https://home.eeworld.com.cn/?fromuser=pengyongnet
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

4
 
Equivalent SDC command:
#Set Pad to Setup Timing Requirement
set_input_delay -from [get_clocks clock_in] -to [all_inputs] 2.5
This example sets a 2.5 ns pad to set up timing constraints for all the external input
pin of the device to the registers that are clocked by the clock_in signal.
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

6423

帖子

17

TA的资源

版主

5
 
自己的帖子举报什么呢?
此帖出自FPGA/CPLD论坛
个人签名training
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表