5744|6

67

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

为什么我的Quartus 中signal tap 采集不到时钟波形? [复制链接]



如图所示,其他信号都是正确的,就是这个时钟clk_50无法看到波形
此帖出自FPGA/CPLD论坛

最新回复

你问问题挺好,问题大家都能看懂。 采样频率要高,还有要用同期的时钟去采样。  详情 回复 发表于 2017-5-31 21:24
点赞 关注
 

回复
举报

304

帖子

0

TA的资源

一粒金砂(高级)

沙发
 
那你的signal configuration的时钟设置为多少,如果也是50M的,那就看不到了
可以设置高一点的
此帖出自FPGA/CPLD论坛

点评

谢谢  详情 回复 发表于 2017-5-19 09:08

赞赏

1

查看全部赞赏

 
 

回复

67

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
我懂了  采集的时钟频率设置要比被采集的信号频率高很多才能保证信号波形的正确
此帖出自FPGA/CPLD论坛

点评

你问问题挺好,问题大家都能看懂。 采样频率要高,还有要用同期的时钟去采样。  详情 回复 发表于 2017-5-31 21:24
 
 
 

回复

67

帖子

0

TA的资源

一粒金砂(中级)

4
 
constant 发表于 2017-5-18 16:41
那你的signal configuration的时钟设置为多少,如果也是50M的,那就看不到了
可以设置高一点的

谢谢
此帖出自FPGA/CPLD论坛
 
 
 

回复

55

帖子

0

TA的资源

一粒金砂(初级)

5
 
嗯嗯  这个跟采样定理相关
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

6
 
zpccx 发表于 2017-5-19 09:08
我懂了  采集的时钟频率设置要比被采集的信号频率高很多才能保证信号波形的正确

你问问题挺好,问题大家都能看懂。

采样频率要高,还有要用同期的时钟去采样。
此帖出自FPGA/CPLD论坛

点评

谢谢版主  详情 回复 发表于 2017-6-2 14:27
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

67

帖子

0

TA的资源

一粒金砂(中级)

7
 
5525 发表于 2017-5-31 21:24
你问问题挺好,问题大家都能看懂。

采样频率要高,还有要用同期的时钟去采样。

谢谢版主
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表