2362|1

21

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

比较器输出与AD信号同时输入FPGA的问题 [复制链接]

本帖最后由 hms2006 于 2017-5-18 10:30 编辑

编写一个简单的信号采集程序,只采集比较器输出,完全可以将比较器的输出采集入FPGA中,然后增加AD驱动程序,发现FPGA可以将AD信号采集进来,可是比较器的信号却采集不进来,SignalTap采集显示一直为高,MAX999有高低信号输出输出,但是在电阻R419和R416之间的输出却是一直为低,而且有很多噪声,为什么?


AD信号高电平是3,3V, 比较器输出经过分压后高电平是2.5V

无标题.jpg (58.31 KB, 下载次数: 0)

无标题.jpg
此帖出自FPGA/CPLD论坛
点赞 关注
 

回复
举报

21

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
顶一下吧,!
此帖出自FPGA/CPLD论坛
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/9 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表