15050|25

11

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

EP4CE6 SOF下载且运行正常,JIC文件下载无法下载,POF下载正常但上电无法加载程序 [复制链接]

 
现象:
1、  JTAG 下载正常,程序运行正常。
2、  ASP下载正常,但是上电程序无法加载。
3、  JTGA的JIC文件下载不正常。
调试过程:
1、  所有要求的上拉、下拉电阻,均用万用测量过,阻值正常,焊接OK。
2、  Quartus 13.1及程序确定没有问题:因为相同的程序下载到开发板中,都正常。
3、确认EPCS4芯片没有问题:把自制板与开发板的EPCS4对换后,开发板一切正常,但是自制板现象依旧。
4Mse[0,1,2] 0V,3.3V,0V,开发板是0V,2.5V,0V。在自制板上进行割板,飞线为2.5V后,现象依旧。
5、芯片144个脚都用万用表进行测量,焊接全部OK,不存在虚焊。
6、芯片的电源脚全部测量过,所有电源均正常。
7、有源振荡器24MHz,使用示波器测量,信号很好。
8、特别说明:手工焊接了三块板,三块板现象全部一致。
8、我实在是没有办法了,最后就是EP4CE6E22C8问题:把开发板的芯片与自制板的芯片进行对换。自制板现象依旧。但是开发板已经被我损坏,无法实验测试了。至少说明EP4CE6E22C8芯片没有问题。
         请各位大神指导,小弟实在是已经黔驴技穷了。


Snap1.jpg (126.14 KB, 下载次数: 4)

Snap1.jpg
此帖出自FPGA/CPLD论坛

最新回复

我遇到了相同的问题。请问楼主解决了吗?   详情 回复 发表于 2023-9-7 18:30
点赞 关注
 

回复
举报

1372

帖子

2

TA的资源

五彩晶圆(初级)

沙发
 
25欧电阻加在FPGA DATA0脚和EPCS的DATA脚之间.
此帖出自FPGA/CPLD论坛
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

板凳
 
另外,nCE脚悬空了?
这个FPGA有MSEL3 脚吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

4
 
cruelfox 发表于 2016-12-5 12:36
25欧电阻加在FPGA DATA0脚和EPCS的DATA脚之间.

我的电路是22欧的电阻,这个应该关系不大吧
此帖出自FPGA/CPLD论坛

点评

你图上没有画这个电阻。 我不知道是不是因此引起的问题。  详情 回复 发表于 2016-12-5 14:36
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

5
 
cruelfox 发表于 2016-12-5 12:37
另外,nCE脚悬空了?
这个FPGA有MSEL3 脚吗?

nCE是10K下拉的,这个芯片没有MSEL3,只有Msel0,Msel1,Msel2三个,我的配置为0V,3.3V,0V。后来更改为0V,2.5V,0V还是一样的不行啊。
此帖出自FPGA/CPLD论坛
 
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

6
 
ah_thunder1 发表于 2016-12-5 14:11
我的电路是22欧的电阻,这个应该关系不大吧

你图上没有画这个电阻。
我不知道是不是因此引起的问题。
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

7
 
cruelfox 发表于 2016-12-5 14:36
你图上没有画这个电阻。
我不知道是不是因此引起的问题。

我的电阻是串在EP4CE6(EPCS4)与ASP接口之间的,22欧。难到这个错了。
此帖出自FPGA/CPLD论坛

点评

这样不对。 手册说了DATA0脚上需要电阻的原因。  详情 回复 发表于 2016-12-5 16:11
 
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

8
 
ah_thunder1 发表于 2016-12-5 15:48
我的电阻是串在EP4CE6(EPCS4)与ASP接口之间的,22欧。难到这个错了。

这样不对。
手册说了DATA0脚上需要电阻的原因。
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

9
 
cruelfox 发表于 2016-12-5 16:11
这样不对。
手册说了DATA0脚上需要电阻的原因。

朋友能把手册,上传一下吗?
feilenker@163.com
此帖出自FPGA/CPLD论坛

点评

见 https://www.altera.com/en_US/pdfs/literature/hb/cyclone-iv/cyiv-51008.pdf [attachimg]270160[/attachimg]  详情 回复 发表于 2016-12-5 17:16
 
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

10
 
ah_thunder1 发表于 2016-12-5 16:40
朋友能把手册,上传一下吗?

https://www.altera.com/en_US/pdf ... e-iv/cyiv-51008.pdf


此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

11
 
本帖最后由 ah_thunder1 于 2016-12-6 08:34 编辑

经过测试主,按照你这个接法,结果是一样的:现象依旧,还是JIC文件无法下载。ASP下载成功,上电无法运行。查了一下开发板上,这个电阻是75欧,并且更改成0欧后,开发板也一样能够正常运行。
此帖出自FPGA/CPLD论坛
 
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

12
 
那我想不到还有哪里了……
对照看开发板还有什么连的和你做的不一样吗?
此帖出自FPGA/CPLD论坛

点评

再仔细对了一次原理图,还有一个地方不一样就是:有源晶体,开发板是50MHz,我是24MHz。不知道,这个有关系吗?由于两个封装差异很大,无法实现对换测试。  详情 回复 发表于 2016-12-6 21:01
那也谢谢你的关注...  详情 回复 发表于 2016-12-6 10:12
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

13
 
本帖最后由 ah_thunder1 于 2016-12-6 10:14 编辑
cruelfox 发表于 2016-12-6 09:09
那我想不到还有哪里了……
对照看开发板还有什么连的和你做的不一样吗?

对照开发板,从原理来看实在是没有差异了。。。。
谢谢你的关注...
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

14
 
cruelfox 发表于 2016-12-6 09:09
那我想不到还有哪里了……
对照看开发板还有什么连的和你做的不一样吗?

再仔细对了一次原理图,还有一个地方不一样就是:有源晶体,开发板是50MHz,我是24MHz。不知道,这个有关系吗?由于两个封装差异很大,无法实现对换测试。
此帖出自FPGA/CPLD论坛

点评

这个没有。FPGA配置不需要晶振的。  详情 回复 发表于 2016-12-6 22:26
 
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

15
 
ah_thunder1 发表于 2016-12-6 21:01
再仔细对了一次原理图,还有一个地方不一样就是:有源晶体,开发板是50MHz,我是24MHz。不知道,这个有关 ...

这个没有。FPGA配置不需要晶振的。
此帖出自FPGA/CPLD论坛

点评

谢谢你的支持。。。 我无解了。。。  详情 回复 发表于 2016-12-8 13:56
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

16
 
cruelfox 发表于 2016-12-6 22:26
这个没有。FPGA配置不需要晶振的。

谢谢你的支持。。。
我无解了。。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

17
 
请高手们过来指导。。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

6423

帖子

16

TA的资源

版主

18
 
有以下问题:
1.JTAG能够正常运行,这已经说明除去epcs的fpga部分是正常的,也就是你对换fpga的测试其实是多余的无用功。
2.AS模式能够进行下载不能上电运行,这里经过对换epcs证明不是epcs本身芯片有问题,这里有几种情况,要么是下载不是真正的成功,在进行烧写的时候其实是错误的,要么是烧写完成后进行上电配置的时候读取数据错误,导致不能够加载成功,也就无法运行。验证有没有烧写成功很简单,在你的自制板上进行烧写,然后将epcs换到开发板,如果能够正常运行说明烧写正常,如果不能正常工作说明烧写其实是失败的。如果这里能够正常运行那么可能是你的自制板上电配置存在问题。找一块开发板原理图好好对照一下,如果没有不一样的地方,找个逻辑分析仪抓下上电配置,看是不是正常的
此帖出自FPGA/CPLD论坛

点评

1、自制板AS模式下载成功的EPCS4换到开发板上,开发板能够正常工作,说明自制板AS模式下载是成功的,且EPCS4芯片是OK的。 2.与开发板的原理图,校对了无数次了,肯定原理图没有问题,且用万用表测量过,保证每个脚  详情 回复 发表于 2016-12-12 23:41
个人签名training
 
 
 

回复

11

帖子

0

TA的资源

一粒金砂(中级)

19
 
白丁 发表于 2016-12-12 20:40
有以下问题:
1.JTAG能够正常运行,这已经说明除去epcs的fpga部分是正常的,也就是你对换fpga的测试其实是 ...

1、自制板AS模式下载成功的EPCS4换到开发板上,开发板能够正常工作,说明自制板AS模式下载是成功的,且EPCS4芯片是OK的。
2.与开发板的原理图,校对了无数次了,肯定原理图没有问题,且用万用表测量过,保证每个脚焊接都是OK的,且保证上、下拉电阻阻值正常,焊接OK。
3.怀疑EP4CS6芯片问题,把开发板的芯片换到自制板上,自制板现象依旧。
此帖出自FPGA/CPLD论坛
 
 
 

回复

1372

帖子

2

TA的资源

五彩晶圆(初级)

20
 
芯片底下中间那个焊盘接地了吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表