VGA实验遇到的一些问题----新手求助

seu_zc

VGA实验遇到的一些问题----新手求助 [复制链接]

    VGA时序图：

    显示模式：

     那么对于800x600x60hz的显示模式，显示图片的时间应该是下图所示：

    设计的电路图如下：

说明：U1是锁相环来实现频率转换，U2是同步模块设置显示模式，U3是显示控制模块

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
问题描述：
1、如果我按照上面原理设置的话，代码如下

1. always @(posedge CLK or negedge RSTn)//定义显示图片的时间
   
2.         if(!RSTn)
   
3.                 isReady <= 1'b0;
   
4.         else if((Count_H > 11'd216 && Count_H <11'd1017) && (Count_V > 11'd27 && Count_V <
   
5. 11'd628))
   
6.                 isReady <= 1'b1;
   
7.         elseA
   
8.                 isReady <= 1'b0;

复制代码

没有下载程序时这一块是有显示的，说明屏幕应该没问题：


显示出来是这样的，左边红框内应该显示的但没显示出来：

后来我将上面的设置修改了一下，行时序直接从同步段开始，也就是Count_H > 11'd128，结果是右边少了一小块：


下面贴出完整代码（我参照低级建模上面的代码修改的）：
###同步代码

1. /**
   
2. *同步模块
   
3. */
   
4. module sync_module(
   
5.         CLK,RSTn,
   
6.         VSYNC_Sig,HSYNC_Sig,Ready_Sig,
   
7.         Column_Addr_Sig,Row_Addr_Sig
   
8. );
   
9. 
   
10. input CLK;
    
11. input RSTn;
    
12. output VSYNC_Sig;
    
13. output HSYNC_Sig;
    
14. output Ready_Sig;
    
15. output [10:0] Column_Addr_Sig;
    
16. output [10:0] Row_Addr_Sig;
    
17. 
    
18. /************************************************/
    
19. reg [10:0] Count_H;
    
20. 
    
21. always @ (posedge CLK or negedge RSTn)
    
22.         if(!RSTn)
    
23.                 Count_H <= 11'd0;
    
24.         else if(Count_H == 11'd1056)
    
25.                 Count_H <= 11'd0;
    
26.         else
    
27.                 Count_H <= Count_H + 1'b1;
    
28. 
    
29. /************************************************/
    
30. reg [10:0]Count_V;
    
31. 
    
32. always @(posedge CLK or negedge RSTn)
    
33.         if(!RSTn)
    
34.                 Count_V <= 11'd0;
    
35.         else if(Count_V == 11'd628)
    
36.                 Count_V <= 11'd0;
    
37.         else if(Count_H == 11'd1056)
    
38.                 Count_V <= Count_V + 1'b1;//&&&&
    
39. 
    
40. reg isReady;
    
41. 
    
42. always @(posedge CLK or negedge RSTn)//定义显示图片的时间
    
43.         if(!RSTn)
    
44.                 isReady <= 1'b0;
    
45.         else if((Count_H > 11'd216 && Count_H < 11'd1017) && (Count_V > 11'd27 && Count_V <
    
46. 11'd628))
    
47.                 isReady <= 1'b1;
    
48.         else
    
49.                 isReady <= 1'b0;
    
50. 
    
51. /************************************************/
    
52. assign VSYNC_Sig = (Count_V <= 11'd4)?1'b0:1'b1;//同步段为低电平，其他三段为高点平，行信号输出
    
53. assign HSYNC_Sig = (Count_H <= 11'd128)?1'b0:1'b1;//同步段为低电平，其他三段为高点平，列信号输出
    
54. assign Ready_Sig = isReady;//信号准备完毕标志输出
    
55. 
    
56. /************************************************/
    
57. assign Column_Addr_Sig = isReady?Count_H-11'd217:11'd0;//列地址信号输出,从0开始
    
58. assign Row_Addr_Sig = isReady?Count_V-11'd28:11'd0;//行地址信号输出,从0开始
    
59. 
    
60. /************************************************/
    
61. endmodule

复制代码

###显示控制代码

1. module vga_control_module_nine(
   
2. CLK, RSTn,
   
3. Ready_Sig, Column_Addr_Sig, Row_Addr_Sig,
   
4. Pix
   
5. );
   
6.          input CLK;
   
7.          input RSTn;
   
8.          input Ready_Sig;
   
9.          input [10:0]Column_Addr_Sig;//800列地址
   
10.          input [10:0]Row_Addr_Sig;//600行地址
    
11.          output [15:0] Pix;
    
12.          
    
13. /************************************************************/
    
14.         parameter         RED        =        16'hF800;
    
15.         parameter         GREEN        =        16'h07e0;
    
16.         parameter         BLUE        =        16'h001f;
    
17.         parameter   YELLOW = 16'hFFE0;
    
18.         parameter         CYAN        =        16'h07FF;
    
19.         parameter         BLACK        =        16'h0000;
    
20.         parameter         WHITE        =        16'hFFFF;
    
21. 
    
22. /************************************************************/
    
23. reg [15:0]        PColor;
    
24. 
    
25. always @(posedge CLK or negedge RSTn)
    
26. begin
    
27.         if(!RSTn)
    
28.                 PColor <= 16'd0;
    
29.         else if(( Column_Addr_Sig>0) && ( Column_Addr_Sig<800))
    
30.         begin
    
31.                         if((Row_Addr_Sig>0) && (Row_Addr_Sig<100))
    
32.                                 PColor <= RED;                        
    
33.                         else if((Row_Addr_Sig>101) && (Row_Addr_Sig<200))
    
34.                                 PColor <= GREEN;        
    
35.                         else if((Row_Addr_Sig>201) && (Row_Addr_Sig<300))
    
36.                                 PColor <= BLUE;
    
37.                         else if((Row_Addr_Sig>301) && (Row_Addr_Sig<400))
    
38.                                 PColor <= YELLOW;
    
39.                         else if((Row_Addr_Sig>401) && (Row_Addr_Sig<500))
    
40.                                 PColor <= CYAN;
    
41.                         else if(Row_Addr_Sig >501)
    
42.                                 PColor <= RED;
    
43.         end
    
44.         else
    
45.                 PColor <= BLACK;
    
46. end
    
47. 
    
48. assign Pix = PColor;
    
49.         
    
50. endmodule

复制代码

  

CP19940613

同学，有一些资料你看能不能帮助你  https://bbs.eeworld.com.cn/thread-502904-1-1.html