stm32与FPGA通信IO电平问题

Maxwell_CZH

stm32与FPGA通信IO电平问题 [复制链接]

我现在使用FSMC总线进行STM32和FPGA之间的通信，当STM32向FPGA写数据的时候，数据总线中的D0高电平在2V左右，但是当STM32从FPGA读数据的时候，D0高电平可以达到正常的3.3V左右，对于这种双向IO口第一次使用，不知道这种现象是否正常，还是说我的FPGA或者STM32的配置有问题，求解答。现象如图所示，青色线是D0信号。

huaiqiao

我没有跟FPGA通讯过
1、利用fsmc应该是把fpga当做类似flash或者SDRAM来操作的吧。你32io的配置检查了吗
2、建议还是回归到中文参考手册中fsmc那章看看相关细节是否有考虑到？
3、网上或者论坛中应该有相关的例程。

chenzhufly

在不工作的时候 fpga端口需要设置成高阻

ljj3166

以前调试IIC遇到过这种半高电平的问题
主机处理器没有OD或者OC的配置
在释放总线(主机拉高数据线)，等待从机拉低的时候就会出现这种半高电平
主机的上拉能力比从机下拉强不少，就会有类似情况出现

Maxwell_CZH

ljj3166 发表于 2016-8-10 01:11
以前调试IIC遇到过这种半高电平的问题
主机处理器没有OD或者OC的配置
在释放总线(主机拉高数据线)，等待 ...

我感觉是主机的上拉能力弱于从机的下拉能力所以会出现半高吧

5525

楼主，你好。

FPGA和STM32两头都应该是3.3v IO
FPGA本身是FSMC的从设备。
FSMC_D[15:0] 这个是双向的，FPGA的驱动要控制好时序。

http://www.st.com/content/ccc/re ... s/en.CD00200423.pdf

ljj3166

Maxwell_CZH 发表于 2016-8-10 11:17
我感觉是主机的上拉能力弱于从机的下拉能力所以会出现半高吧

情况不同吧
调IIC的时候，主机强上拉，从机弱下拉，无法拉到接近0电平，就半高咯
楼主这种情况也类似

Maxwell_CZH

ljj3166 发表于 2016-8-11 21:49
情况不同吧
调IIC的时候，主机强上拉，从机弱下拉，无法拉到接近0电平，就半高咯
楼主这种情况也类似

我这个情况我观察发现应该是fpga内部双向口的时序没有控制好