位同步时钟提取电路

princess.

位同步时钟提取电路 [复制链接]

 

这个该怎么做啊，大神们

董hx

近似于DPLL,可以试着把本地时钟分频后与码元时钟比较，分别设置超前脉冲计数和滞后脉冲计数，然后通过反馈调节来校准本地时钟

董hx

说说具体的思路吧。这题考察的和以前那道眼图的题差不多，都是信道传输再提取有用信号。通信原理实验课也做了一个位同步时钟提取。首先是m序列的发生，这部分比较简单，基本上任何一部通信原理书的伪随机序列章节都有说过，fx=x^8+x^4+x^3+x^2+1，则用二进制表示就是100011101，线性反馈的参数就有C2=C3=C4=C8=1.得到递推方程后就可以用一个八位的移位寄存器和门电路搭建出来。
然后就是二阶的多路负反馈滤波器，这个在远坂俊昭的那本滤波器书上有介绍，参数计算也并不复杂，也可以用filter solution计算，算出结果基本一致，测量一下微调两个电容，可以比较好的卡住指标。然后衰减到0.1Vpp可以用纯电阻的π型网络（PI），滤波器注意选取合适的运放，单位增益稳定性，压摆率这些参数一定要考虑。
上面是基带信号采集电路
然后就是位同步提取电路，基带信号传输过来后，对其先放大再整形，恢复成可以被FPGA处理的TTL电平的m序列输入FPGA进行处理，这一部分电路简单，但是一定要提高精度，一定要提高精度，一定要提高精度，最后FPGA能不能锁住正确的时钟全部看这一部分提供给他的信号有没有失真。关键是你的比较器能不能恢复出原m序列。说一个简单的检测比较器性能的方法，你输入一个方波，经过衰减和滤波后再整形和原方波比较，你就能看出你的比较器好不好了。
再然后就是FPGA的数字锁相环部分了。还是可以参照13年的E题 简易数字信号传输性能分析仪的优秀方案，简单来说就是1 捕获最窄脉宽（如果还原的理想），最窄脉宽就是单位码元，他的频率就是时钟频率的一半，然后方案二就是数字滤波除去噪声，得到原信号的相关参数再来得到原型号。通信原理实验的实验板是用窄带滤波再整形得到，但还是更建议第二种方案，更为准确。图片发在下面

16号哨兵

不知道你是要自己搭电路还是怎么，如果只是提取位定时信号的话，用芯片就可以了,比如ADN2814

走走停停456

求大神解答

走走停停456

求大神解答

仙猫

惭愧，俺都看不懂楼主说的是什么。
从哪去提取时钟？水塘子里？

依然爱你·

设计并制作一个从二进制基带信号中提取位同步时钟的电路，并能测定和显示提取出的位同步时钟频率，设计制作的电路组成框图如图1所示。

（1）设计制作“基带信号产生电路”，用来模拟二进制数字通信系统接收端中被抽样判决的非逻辑电平基带信号。要求：（15分）

①m序列发生器的反馈特征多项式（本原多项式）为fx=x^8+x^4+x^3+x^2+1，其序列输出信号及外输入ck信号均为TTL电平。

②设计制作3dB截止频率为300kHz的无限增益多路负反馈二阶有源低通滤波器，对m序列输出信号进行滤波，并衰减为峰-峰值0.1V的基带模拟信号（A信号）。

（2）当m序列发生器外输入ck信号频率为200kHz时，设计制作可从A信号中提取出位同步时钟（B信号）的电路，并数字显示同步时钟的频率。（30分）

（3）改进位同步时钟提取电路，当m序列发生器外输入ck信号频率在200kHz~240kHz之间变化时，能从A信号中自适应提取位同步时钟，并数字显示同步时钟的频率。（30分）

（4）降低位同步时钟（B信号）的脉冲相位抖动量，要求max≤1个位同步时钟周期的10%。（15分）

XM2317889

董hx 发表于 2016-7-26 10:29
近似于DPLL,可以试着把本地时钟分频后与码元时钟比较，分别设置超前脉冲计数和滞后脉冲计数，然后通过反馈 ...

怎么从传递过来的数据信息中提取出码元时钟？

s304425

你们什么学校的

董hx

XM2317889 发表于 2016-7-26 19:16
怎么从传递过来的数据信息中提取出码元时钟？

通信原理书上有说过，明天有时间我来详细说一下FPGA和软件方案

nios2nios

不能用FPGA做，如果发挥可以改进FPGA

德玛西亚啦啦啊

董hx 发表于 2016-7-27 11:45
通信原理书上有说过，明天有时间我来详细说一下FPGA和软件方案

那个用单片机提取可以么  FPGA不会啊  

德玛西亚啦啦啊

走走停停456 发表于 2016-7-25 09:34
求大神解答

那个你们做出来了么 ，，，做出来给个程序呗...

德玛西亚啦啦啊

16号哨兵 发表于 2016-7-25 08:30
不知道你是要自己搭电路还是怎么，如果只是提取位定时信号的话，用芯片就可以了,比如ADN2814

那个我们M序列是用74LS194搭的  但是调不出来啊.FPGA不会用

请给我C代码

那个说明天详细说方案的，28号就要交作品，你不如再好好想一天等到29号当作题解发出来。要想产生一个没有毛刺的、较为稳定的M序列真有点难，我们到现在还没搭出来。FPGA识别起来太困难了

董hx

国防科技出版社的通信原理第七章第四节

董hx

远坂俊昭的测量电子电路设计--滤波器篇   45页

董hx

FPGA的数字锁相及位同步主要可以参考杜勇的数字调制解调技术的MATLAB与FPGA实现

董hx

这个方案应该比较常见，等电赛结束我们应该可以看到更多更好的方案，大家拭目以待吧