C6678 DDR3初始化过不去，EFIM链接FIFO ，谢谢帮忙!

flyer

C6678 DDR3初始化过不去，EFIM链接FIFO ，谢谢帮忙! [复制链接]

（1）您好，我们用了一片DDR3芯片H4B1G1646E，DDR3时钟为66.7 ，采用官网给的例程中-memory_est来测试DDR3，速率为800MT/s的测试，在full levering 就出错了，安好PCB参数输入值，修改测试程序的DDR3配置寄存器，但是不知道WRLVL-NIT-RATIO 　ＧＴLVL-NIT-RATIO是哪个 就没有改了，请问这个问题可能出现在哪儿？

（2）C6678通过EMIF对FIFO进行读数据，EMIF读FIFO和EMIF读写nand 等存储器相同吗？

（3）EMIF读FIFO的读时钟是通过地址线的最后一位给的，请问这种设计能够使用吗？怎么能解决它？
DDR3 PHY Calc v10.xlsx (29.04 KB, 下载次数: 30)

2016-6-28 16:20 上传

点击文件名下载附件

5525

(1) 你片子我没用过，FPGA里面的话
  WRLVL
   DDR3:On
   DDR2:Off

(2)FIFO的IC应该有AC图的，你看看DS就知道了

(3)有些IC对时钟很敏感，你FIFO IC什么型号