2767|15

57

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

关于累加计算的问题。 [复制链接]

 
如果我需要计算8个数的累加,在开发板上实现,下面两种情况有什么不同啊,还有没有更加好的方法,哪种能减少时间。谢谢

QQ图片20160625230058.jpg (121.92 KB, 下载次数: 0)

QQ图片20160625230058.jpg
此帖出自FPGA/CPLD论坛

最新回复

这个应该是你要的最快速度吧。 正常也没有关心过最大fmax,写代码的时候控制 好逻辑复杂度,需要多少就自然跑到了。   详情 回复 发表于 2016-7-2 15:33
点赞 关注
个人签名坚持坚持再坚持。
 

回复
举报

1950

帖子

4

TA的资源

版主

沙发
 
但看这个计算模块本身,
延时也就3倍 x  1delay, 8倍 x  1delay, 的差别
如果进来的数据不是大量的数据流,那个都可以啊。

“大量”是指(数据太多,不快的计算好送出去,mem就会溢出)
此帖出自FPGA/CPLD论坛

点评

非常感谢 ,我想问一下,并行计算和流水线到底是什么啊,一直对着两个说法不是太清楚,希望解答。谢谢。  详情 回复 发表于 2016-6-26 08:50
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 

回复

57

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
5525 发表于 2016-6-26 07:57
但看这个计算模块本身,
延时也就3倍 x  1delay, 8倍 x  1delay, 的差别
如果进来的数据不是大量的数据流 ...

非常感谢 ,我想问一下,并行计算和流水线到底是什么啊,一直对着两个说法不是太清楚,希望解答。谢谢。
此帖出自FPGA/CPLD论坛
个人签名坚持坚持再坚持。
 
 
 

回复

1950

帖子

4

TA的资源

版主

4
 
并行计算和流水线 都是笼统的说法。

要看具体应用吧,
你画的上面的那个图 是并行计算
你画的上面,和下面的那个图 都能说是流水线


此帖出自FPGA/CPLD论坛

点评

如果是大量的数据该用什么方法好 ,谢谢。  详情 回复 发表于 2016-6-27 09:06
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

57

帖子

0

TA的资源

一粒金砂(中级)

5
 
5525 发表于 2016-6-26 09:10
并行计算和流水线 都是笼统的说法。

要看具体应用吧,
你画的上面的那个图 是并行计算
你画的上面,和 ...

如果是大量的数据该用什么方法好 ,谢谢。
此帖出自FPGA/CPLD论坛
个人签名坚持坚持再坚持。
 
 
 

回复

1950

帖子

4

TA的资源

版主

6
 
大量数据,就是不快点处理,数据就存不下,
类似图像输入或高速AD,那当然用上面的好,加法起堆起来的,来多少处理多少
此帖出自FPGA/CPLD论坛

点评

恩 好的  详情 回复 发表于 2016-6-27 14:47
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

57

帖子

0

TA的资源

一粒金砂(中级)

7
 
5525 发表于 2016-6-27 11:46
大量数据,就是不快点处理,数据就存不下,
类似图像输入或高速AD,那当然用上面的好,加法起堆起来的,来 ...

恩 好的
此帖出自FPGA/CPLD论坛

点评

我想问一下,怎样查看这些代码编译完成之后的占用的面积,工作频率,以及这些代码运行的速度问题。谢谢。  详情 回复 发表于 2016-7-1 16:32
个人签名坚持坚持再坚持。
 
 
 

回复

57

帖子

0

TA的资源

一粒金砂(中级)

8
 

我想问一下,怎样查看这些代码编译完成之后的占用的面积,工作频率,以及这些代码运行的速度问题。谢谢。
此帖出自FPGA/CPLD论坛

点评

一般 FPGA的综合工具 Quartus or ISE,Vivado, 跑了之后都会有报告出来,上面会有你要的信息。 不过这些值会应你的片子型号,速度等级不一而变化。 这些值当是参照吧。  详情 回复 发表于 2016-7-1 22:51
生成可执行文件,编译器的输出窗口会显示文件的大小,工作频率,看看时钟的设置。以及实际硬件用的晶振频率。代码运行速度,和单片机具体型号有关,结合实际硬件电路,看手册的寄存器。  详情 回复 发表于 2016-7-1 22:21
个人签名坚持坚持再坚持。
 
 
 

回复

3471

帖子

13

TA的资源

五彩晶圆(高级)

9
 
魔人布欧01 发表于 2016-7-1 16:32
我想问一下,怎样查看这些代码编译完成之后的占用的面积,工作频率,以及这些代码运行的速度问题。谢谢。

生成可执行文件,编译器的输出窗口会显示文件的大小,工作频率,看看时钟的设置。以及实际硬件用的晶振频率。代码运行速度,和单片机具体型号有关,结合实际硬件电路,看手册的寄存器。
此帖出自FPGA/CPLD论坛

点评

大体正确, 楼主用的是 FPGA吧,应该不是单片机。 手册上的寄存器速度回很快,但是由于有逻辑电路在里面正常都跑不到手册上那个值。  详情 回复 发表于 2016-7-1 22:54

赞赏

1

查看全部赞赏

 
 
 

回复

1950

帖子

4

TA的资源

版主

10
 
魔人布欧01 发表于 2016-7-1 16:32
我想问一下,怎样查看这些代码编译完成之后的占用的面积,工作频率,以及这些代码运行的速度问题。谢谢。

一般 FPGA的综合工具 Quartus or ISE,Vivado,
跑了之后都会有报告出来,上面会有你要的信息。

不过这些值会应你的片子型号,速度等级不一而变化。
这些值当是参照吧。
此帖出自FPGA/CPLD论坛

点评

我还是没有找到我要的信息 啊。  详情 回复 发表于 2016-7-2 09:49
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

11
 
ienglgge 发表于 2016-7-1 22:21
生成可执行文件,编译器的输出窗口会显示文件的大小,工作频率,看看时钟的设置。以及实际硬件用的晶振频 ...

大体正确,
楼主用的是 FPGA吧,应该不是单片机。
手册上的寄存器速度回很快,但是由于有逻辑电路在里面正常都跑不到手册上那个值。

此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

12
 
楼主,你好
你是用哪家的FPGA片子,Altera or Xilinx?
什么系列Spartan/Virtex/Kintx... ?
你手头工具是什么版本 ?
此帖出自FPGA/CPLD论坛

点评

我用的是Altera DE1-SOC cyclone V的开发板  详情 回复 发表于 2016-7-2 08:50
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

57

帖子

0

TA的资源

一粒金砂(中级)

13
 
5525 发表于 2016-7-1 22:55
楼主,你好
你是用哪家的FPGA片子,Altera or Xilinx?
什么系列Spartan/Virtex/Kintx... ?
你手头工具 ...

我用的是Altera DE1-SOC cyclone V的开发板
此帖出自FPGA/CPLD论坛
个人签名坚持坚持再坚持。
 
 
 

回复

57

帖子

0

TA的资源

一粒金砂(中级)

14
 
5525 发表于 2016-7-1 22:51
一般 FPGA的综合工具 Quartus or ISE,Vivado,
跑了之后都会有报告出来,上面会有你要的信息。

不过 ...

我还是没有找到我要的信息  啊。
此帖出自FPGA/CPLD论坛
个人签名坚持坚持再坚持。
 
 
 

回复

1950

帖子

4

TA的资源

版主

15
 
看面积的话,点击 "Start compilation" 那个三角,跑完后
Quartus 界面的 "Flow Summary"能看到使用面积,
环境的报告里面,有个fit.rpt的里面也能看到

Quartus fit rpt1.png (88.97 KB, 下载次数: 0)

Quartus fit rpt1.png

Quartus fit rpt2.png (43.81 KB, 下载次数: 0)

Quartus fit rpt2.png
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

1950

帖子

4

TA的资源

版主

16
 
这个应该是你要的最快速度吧。
正常也没有关心过最大fmax,写代码的时候控制 好逻辑复杂度,需要多少就自然跑到了。

fmax 1.png (107.4 KB, 下载次数: 0)

fmax 1.png

fmax 2.png (76.02 KB, 下载次数: 0)

fmax 2.png
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表