vivado错误求教

3008202060

vivado错误求教 [复制链接]

  本人用Vivado2014.2例化了一个Ethernet 1000base-x pcs/pma的IP， 运行的时候一直报这个错误：

[Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0, which is used bythe LUT equation. This pin has either been left unconnected in the design orthe connection was removed due to the trimming of unused logic. The LUT cellname is:PL_TOP_PORT1/gmii2sfp/inst/gmii2sfp_core/gpcs_pma_inst/HAS_MANAGEMENT.MDIO/CONFIG_REG_NO_AN.CONFIGURATION_VALID_EN_i_1.

希望高手能指点一下，谢啦

zhuxinghongdd

例化得貌似有问题

5525

楼主，告警说你脚没连接，
你这个问题应该解决了吧，能生成bit文件了吗

3008202060

5525 发表于 2016-6-16 23:10
楼主，告警说你脚没连接，
你这个问题应该解决了吧，能生成bit文件了吗

其实我是连了，一开始它不行，后来我把这个线练到我这个文件的顶层就好了 。。

3008202060

5525 发表于 2016-6-16 23:10
楼主，告警说你脚没连接，
你这个问题应该解决了吧，能生成bit文件了吗

版主 再问个问题，我最近想用k7325T做个以太网的光phy，里面有个Ethernet 1000base-x pcs/pma的IP核，然后我按照它生成的design example添加了一些文件，这些都是他自己生成的，但是报了很多错误 大概的意思是在综合的时候一些IO被优化掉了然后就报类似这样的错误[Place 30-69] InstancePL_TOP_PORT1/IOBUF_SFP/OBUFT (OBUFT) is unplaced after IO placer。

我看有的说加(*KEEP = "TRUE"*)的，不过也没有解决？


弱弱的问一下(*KEEP = "TRUE"*)是加在被优化掉的.v文件里还是新建一个xdc文件呢


谢谢啦

3008202060

5525 发表于 2016-6-16 23:10
楼主，告警说你脚没连接，
你这个问题应该解决了吧，能生成bit文件了吗

版主 再请教你一个问题，我现在程序里面有很多的IO都被优化掉了一直报错 我就想问下，如何解决这个问题。
我看有人说加(*KEEP = "TRUE"*) 但是还是不好使
谢啦

5525

3008202060 发表于 2016-6-17 11:38
版主 再问个问题，我最近想用k7325T做个以太网的光phy，里面有个Ethernet 1000base-x pcs/pma的IP核，然 ...

(*KEEP = "TRUE"*) 这个我不清楚

报告，说有个OUBUFT 没放进去，你看看这信号要不要用，不要用找到他，直接改成out,在跑试试

5525

我手头没vivado,

就报告来看，这example_design 是直接做在对外接口，

并行的输出输入直接挂在IO上了，连IO专用的设备都连上了
--要么给他制定 IO location,
--要么内部做dummy逻辑接收下，并去掉他的专用IO器件

3008202060

5525 发表于 2016-6-17 22:00
我手头没vivado,

就报告来看，这example_design 是直接做在对外接口，

并行的输出输入直接挂在IO上 ...

版主高人 确实例子给的是管脚直接对外的，他有自己的xdc，里面的好多约束我也没法直接用，我就先看看那些OBUFT有没有用 没用就删掉了。。。
因为这些错误都是为了时钟和数据对齐用的，我下午都删了 跑了一遍通了；
我现在打算一点一点的加；
在这里先谢过啦 回头出结果再说~~