|
41、Data Jitter:传统的并行式数据通信,即多通道数据与时钟分别传送,往往因为PCB阻抗不匹配,传输路径不一致而产生建立与保持时间违反。当速度增加的时候,准确控制传输时延显得异常的困难,今天新颖的数据通信都已经是串行了,不单只使用一对差分线来传送数据,以减低信号EMI的干扰,更往往将时钟嵌入在数据中, 而接收端则使用CDR从数据中恢复时钟出来。所以,若数据的抖动过大,频率过高,接收端的CDR将无法恢复时钟而导致误码。所以需要控制系统的时钟与输出的数据抖动。
42、Time Interval Error (TIE) :
43、时钟偏移(Skew):是指由同样的时钟产生的多个子时钟信号之间的延时差异。
假时钟: 假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。
44、抖动v、s、 漂移 , 快过10Hz的偏离为: 抖动Jitter, 慢过10Hz的偏离为: 漂移Wander
45、电源完整性(Power Integrity): 指电路系统中的电源和地的质量。
46、同步开关噪声(Simultaneous Switch Noise):指当器件处于开关状态,产生瞬间变化的电流(di/dt),在经过回流途径上存在的电感时,形成交流压降,从而引起噪声,简称SSN。也称为Δi噪声。
47、地弹(Ground Bounce):指由于封装电感而引起地平面的波动,造成芯片地和系统地不一致的现象。同样,如果是由于封装电感引起的芯片和系统电源差异,就称为电源反弹(Power Bounce)。
48、PLL, Phase Locked Loops,鎖相環路,是一種反饋控制系統,也是閉環跟踪系統,其輸出信號的頻率跟踪輸入信號的頻率。當輸出信號頻率與輸入信號頻率相等時,輸出電壓與輸入電壓保持固定的相位差值。它由鉴相器(PD, Phase Detector)、环路滤波器(LP, Loops Filter)、和压控振荡器(VCO, Voltage Control Oscillator)三部分组成。
49、CRU(Clock Recovery Unit),时钟恢复单元, 当需要测试一个高速串行信号眼图时,需要一个时钟恢复单元,从被测信号中恢复出、 事实上,一个真实的高速器件内部就有一个时钟恢复单元
50、HSSD: High speed serial data高速串行数据
|
|