2200|4

21

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

为什么数据传递不过来? [复制链接]

我对AD采集的数据进行1s统计,统计 完后直接由串口发往上位机,现在1s统计量也能正常统计(共6个字节),串口也能以1s间隔往上位机上传数据,但是发现串口往上位机传输的一直都是6个字节的00,也就是说统计量没有正确地输送给串口模块。我把统计量传递给串口模块的程序贴上,还有SignalTap II上看到的1s统计量截图贴上。截图上Dataout数据就是1s统计量 2B0H,可以看到在1s定时(timer1s信号)到来时,统计量也相应出现了数据,但是Dataout传递给串口的数据rData可以看到却是00,也就是没传递过来,为什么?另外,从RTL电路图上看,数据之间的传输线是连接上的,因此,问题有点疑惑。
在其它论坛也问过了,可是一直没弄好,因此发到这里再来问问。 下面是我数据传递的程序。
module control_module
(
          clk_a,RSTn,
          TX_Done_Sig,
          timer1s,
          Data_out,
          TX_En_Sig,TX_Data
);

input clk_a;
input RSTn;
input TX_Done_Sig;
input timer1s;
input [47:0] Data_out;


output TX_En_Sig;
output [47:0] TX_Data;

reg isEn;
reg [47:0] rData;

always @ ( posedge clk_a or negedge RSTn )
          begin
          if ( !RSTn )
                  begin
                          isEn <= 1'b0;
                          rData <= 0;
                  end

      else if ( TX_Done_Sig )
                  begin
                          isEn <= 1'b0;
                  end
      else if ( timer1s )   //1s定时到,统计量Data_out传递给rData用于串口传输
            begin
                  rData <= Data_out;
                  isEn <= 1'b1;
                  end

          end

assign TX_Data = rData;
assign TX_En_Sig = isEn;

endmodule


此帖出自FPGA/CPLD论坛

最新回复

就楼主提供的信息,我有如下疑问 1. 波形上,就看到一个timer1s 的pulse, 其他TX_En_Sig, TX_Done_Sig都没看到啊, 2. RSTn  OK吗 3. timer1s的pulse 是clk_a同期的吗 4. signal tap 用的时钟是clk_a吗  详情 回复 发表于 2016-5-18 21:47
点赞 关注
 

回复
举报

5

帖子

0

TA的资源

一粒金砂(初级)

沙发
 
查看波特率是否正确
此帖出自FPGA/CPLD论坛
 
 

回复

21

帖子

0

TA的资源

一粒金砂(初级)

板凳
 
360092224@qq.co 发表于 2016-5-18 16:55
查看波特率是否正确

波特率绝对正确,这个都是直接利用现有模块!
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

4
 
就楼主提供的信息,我有如下疑问
1. 波形上,就看到一个timer1s 的pulse, 其他TX_En_Sig, TX_Done_Sig都没看到啊,
2. RSTn  OK吗
3. timer1s的pulse 是clk_a同期的吗
4. signal tap 用的时钟是clk_a吗
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复

21

帖子

0

TA的资源

一粒金砂(初级)

5
 
5525 发表于 2016-5-18 21:47
就楼主提供的信息,我有如下疑问
1. 波形上,就看到一个timer1s 的pulse, 其他TX_En_Sig, TX_Done_Sig都 ...

回答:1:其它也能看到,我只是没截取。因为串口能正常工作
         2:RSTn应该是OK的,
         3:timer1s是利用clk_a计算出来的,应该是同期的吧
         4:signal tap 用的是clk_a
现在已经有人给我提示是那个沟通信号timer1s的问题,可能需要延迟一个时钟采样,我正在试验看看
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/6 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表