如何将一个32位长的数组按照8位一个数组长度逐次写入FIFO，

hms2006

如何将一个32位长的数组按照8位一个数组长度逐次写入FIFO， [复制链接]

本人现在要将一个32位长的数组写入FIFO，但每次只能8位8位逐次写入，也就是需要4个时钟周期，
可是每次编程都出现错误，下面是本人的程序思想，有点像C语言,请各位赐教一下，应该怎么修改才能实现。
wr_data <= datain [8*i+7:8*i];
i <= i +1;
wr_data <= datain [8*i+7:8*i]; 这个句子一直提示有问题，不知道怎么解决了？

5525

datain [8*i+7:8*i]， 这个编译过不去。
先load 到32bit, 再做个count, 用case 选，就得到8bit数据，
再写8bit数据。画个时序吧。

mkkop

reg [7:0] mun;
reg [31:0]dat[0:47];
out [7:0]dat_pin;

{
    mun <= mun+1'd1;
    dat_pin <= (dat[mun])[7:0];
   dat_pin <= (dat[mun])[15:8];
   dat_pin <= (dat[mun])[23:16];
   dat_pin <= (dat[mun])[31:24];
}


我也是初学者,以上只是思路,不保证源码是对的,欢迎指点

5525

为了保持代码清晰，和易扩展
reg [31:0]  d32_lth;
reg [ 2:0]   d32_cnt; 【MSB】同时做cnt 使能，还有d32_lth的valid信号

reg [ 7:0]  d8;
reg           d8_vld;

@always
if(d32_in_vld) begin
  d32_lth <= d32_in;
  d32_cnt <= 3'b1_00;
end else if (d32_cnt[2]) begin
  d32_cnt <= d32_cnt + 1'b1;
end

@awlays
  d8_vld <= d32_cnt[2]；
  case(d32_cnt[1:0])
    ... : d8 <=
  endcase

5525

mkkop 发表于 2016-5-22 08:07
reg [7:0] mun;
reg [31:0]dat[0:47];
out [7:0]dat_pin;

{
    mun

reg [31:0]dat[0:47];
一般FPGA里面，不这样定义存储空间，而是直接调用core.
只要在FIFO写入前，做一个 32bit 到 8bit 的装换即可。