verilog语言中 设计状态机。

cmflyme

verilog语言中 设计状态机。 [复制链接]

看书上的 一段式，两段式， 三段式。一段式能理解  当前输入控制了输出。可是二段式和三段式  总感觉但前输入并没有控制输出啊，输出只是和状态有关。求解答。

cmflyme

没人吗？

zkaif0102

你这是同一个状态机的不同实现吗

白丁

状态机按照状态变化是否和输入条件有关可以分为两类，moore型状态机和mealy型状态机，moore型状态机仅和当前状态有关而与输入条件无关，mealy型状态机状态变化不仅与当前的状态有关，还取决于当前的输入条件。简单的状态机可以用一段式，两段式状态机是将时序逻辑和组合逻辑划分开，时序逻辑里进行当前状态和下一状态的切换，组合逻辑实现各个输入、输出以及状态判断

5525

到目前接触的项目为止，发现，一段式即可。
个人认为：
FSM就一工具，越简单，写法越少，越好复用