3592|5

5

帖子

0

TA的资源

一粒金砂(初级)

楼主
 

求一个verilog的计数器 [复制链接]

要求count从0计数到200,之后停止计数,count为0,且仅计数一次
此帖出自FPGA/CPLD论坛

最新回复

reg [7:0] count; always @ (posedge SYS_CLK or posedge SYS_RST) begin     if (SYS_RST)  begin       count   详情 回复 发表于 2016-5-6 13:33
点赞 关注
 

回复
举报

3471

帖子

13

TA的资源

五彩晶圆(高级)

沙发
 
这个功能不难实现吧。verilog很久前学过。早就忘了。课本里应该有一些简单的程序。分析一下基本的语句。应该比较容易实现。
此帖出自FPGA/CPLD论坛
 
 

回复

79

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
条件说明白点吧,你是想每次上电都这样搞一下呢?还是达到什么条件的话才来这么一下呢?有明确的条件做一个控制信号去控制计数就好了吧
此帖出自FPGA/CPLD论坛
 
 
 

回复

1

帖子

0

TA的资源

一粒金砂(初级)

4
 
使用一个标志作为计数条件.到达200后标志取反
此帖出自FPGA/CPLD论坛
 
 
 

回复

1173

帖子

3

TA的资源

五彩晶圆(初级)

5
 
这是最简单的计数器了,这都没搞定还得需要先看看书啊
此帖出自FPGA/CPLD论坛
 
 
 

回复

1950

帖子

4

TA的资源

版主

6
 
reg [7:0] count;

always @ (posedge SYS_CLK or posedge SYS_RST) begin
    if (SYS_RST)  begin
      count <= {8{1'b0}};
    end else begin
      if ( count <200 && event ==1) begin
        count <= count + 1;
      end
    end  
end
此帖出自FPGA/CPLD论坛
个人签名MicroPython中文社区https://micropython.org.cn/forum/  
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表