MSP430定时

hnsdyd

MSP430定时 [复制链接]

  clock_init();
  uart_init();
  TBCCTL0 = CCIE;
  TBCCR0 = 16384;
  TBCTL = TBSSEL_1+MC_1+TBCLR;
  _EINT();
   for(;;)
   {
     _BIS_SR(LPM3_bits);
     _NOP();
   }

}
#pragma vector = TIMERB0_VECTOR
__interrupt void TIMERB0_ISR(void)
{

  flag++;
  if(flag>=1&&flag<=10)
  {
    P1DIR^=0X02;
  }
   if(flag>=11&&flag<=20)
  {
    P1DIR|=0X02;
  }
  if(flag==21) flag=0;

  谁能帮我看看这个程序能不能控制P1.1端口输出0.5秒高电平，0.5秒低电平（已知ACLK=32768）

qiushenghua

0.5s低，0.5s高，0.5s低，0.5s高，0.5s低，0.5s高，0.5s低，0.5s高，0.5s低，6s高
如果你的定时器没有配置错的话，会是这样的效果。

bidinghong

0.5s低，0.5s高，0.5s低，0.5s高，0.5s低，0.5s高，0.5s低，0.5s高，0.5s低，6s高
如果你的定时器没有配置错的话，会是这样的效果。

hnsdyd

从示波器中看完全没反应

huaiqiao

我个人觉得呢，你可能是对定时器定时多少。这个计算不太了解。所以如下我做个说明，希望对您有所帮助：
TBCTL = TBSSEL_1+MC_1+TBCLR,
1. 我先对 TBSSEL_1做个说明， TBSSEL是Timer_B clock source select即就是B定时器的时钟源的选择。
TBSSEL_1就是01的这种模式。这种模式下Timer_B clock source=ACLK，即就是我们的32.768Khz的晶振频率（频率与周期是倒数的关系）
2、其实是MC_1，MCx就是Mode control，MC_1即就是选择了Up mode: the timer counts up to TBCL0。
3. TBCLR就是高电平清除，TBR, the clock divider, and the count direction这些。
你的程序中，TBSSEL_1选择的时钟源就是ACLK，这里的IDx没有说明默认为0即就是1分频。
所以Faclk=32768hz-->T=1/32768,又根据N=t/T(时钟周期T，设你定时间隔为t,在这个程序中假如你定时0.5)-->N=（1/2）/（1/32768）=65536.
所以TBCCR0=65536，定时才能是0.5S。

剩余的程序你的问题，应该不是太大。

Timer_A同理

其实我个人感觉，这个语句其实先TBCTL，再TBCCR0。

wateras1

huaiqiao 发表于 2015-7-20 09:45
我个人觉得呢，你可能是对定时器定时多少。这个计算不太了解。所以如下我做个说明，希望对您有所帮助：
TB ...

哥们，你玩过msp430的boot吗？

huaiqiao

wateras1 发表于 2015-7-21 10:39
哥们，你玩过msp430的boot吗？

还木有呢。怎么了？

wateras1

huaiqiao 发表于 2015-7-21 11:03
还木有呢。怎么了？

遇到一些技术问题。boot重映射的问题，我需要重映射几个中断向量表，不好搞

huaiqiao

wateras1 发表于 2015-7-21 11:16
遇到一些技术问题。boot重映射的问题，我需要重映射几个中断向量表，不好搞

哦，这个我还没搞到这一块呢。不好意思，帮不了你咯。O(∩_∩)O哈哈~

数码小叶

huaiqiao 发表于 2015-7-20 09:45
我个人觉得呢，你可能是对定时器定时多少。这个计算不太了解。所以如下我做个说明，希望对您有所帮助：
TB ...

回答的好详细啊，一条一条的注释，赞一个

huaiqiao

数码小叶 发表于 2015-7-21 11:58
回答的好详细啊，一条一条的注释，赞一个

呵呵，谢谢。我也是初学哈。