elvike

这个虽然有1脚标识，但是安装器件之后这个标识会被器件掩盖，也是没法判断1脚的。还有你那个pin脚很多的插件，没有1脚，单板调试的时候要吐血

huaiqiao

我也参加下，对这个板子谈点看法：
首先，我声明下，dsp的硬件我很不熟悉，所以针对各个楼层的坛友们讲到的10UF电容太多，JTAG的电压是3.3V的等硬件的电路，我并不想更深入的谈一些自己的观点，因为说错了会影响别人的。所以我们还是把主要的目光集中的在与本贴主题相关的话题上去-------集中看PCB，至于硬件如何的不对，那个是做原理的硬件工程师的活，再说了，我记得于博士的在cadence的中视频中说了，滤波电容的选取。0.1uF还是10uF,这个除了靠经验还是要看具体的使用环境（具体的话，我忘记了，但是大致是这个意思）。

其次，我觉得我看别人的pcb，不管他是新手还是大牛（是新手还是大牛跟我没有直接关系）。我视图想站在作者的角度上看看，人家是怎么考虑的。正所谓，取其精华去其糟粕。吸收好的就好了。

我先讲下，我认为的这板子的优点和缺点以及我的疑问吧

优点：

1. 布局，我认为认为还是挺美观的。特别是左上角的布局，自认为作者处理的挺美观的；

2. 走线从整体看的话，顶层的走线好于底层的走线，我估计如果是我走线的话，估计可能没有人家好。



3.模拟的敷铜和数字的敷铜（单点接地适用于较低的频率范围内，或者线长小于1/20波长的情况。）



http://jingyan.baidu.com/article/c85b7a641bb1d9003bac9512.html

4. 电源的分割就不用多说了，也是我需要学习的地方。

好了，其他好处我就不用说了，都看得到。



缺点：

我就谈点，我个人觉得这个板子的我认为的缺点：

1. 我看了下几乎所有的过孔看起来是过孔，实则是焊盘（所以看起来像过孔没盖油一样）。个人觉得这样的处理欠妥。







2. 敷铜过后，在敷铜的地方缺少地过孔，这个我就不用截图说明了。大家可以很明显的看到。

3. 有直角走线的现象存在：



4. 丝印的大小应该是作者没有设置或者隐藏。（大家都提到这个问题了，就不截图说明 了）

5. 因为作者采用的网格式的敷铜，所以在有些地方看起来，有点像“铜渣”的给读者感觉有孤铜一样。全敷铜的方式就没有此现象了。








疑问：

我隐藏敷铜后发现（L键，SHOW/HIDE选项），发现如下图的地方，方框即箭头所指的这些我不知道作者的意图在哪里？这个是干什么用的？请各位帮忙解答下：


@okhxyyo

okhxyyo

人民币的幻想 发表于 2015-7-10 11:20

哈哈我找到你这个地方的出处了。先放上几张图，然后再来解释下这个是什么鬼~~
图1：你截图的那个鬼缩小了看，它的周围环境是长这样的~

图2：翻出来这块板子的PCB铺铜规则
图3：铺铜的间隔设置

首先我们看图2可以知道这个板子设置的铺铜规则就是铺铜区域跟焊盘间用的是热风连接处理（relief connect），形状长什么样子图2就看的到了。然后我们现在来看图1，这个鬼铜右边是有几个焊盘的，与铺铜热风连接，这就是这个铜的右半部分这种形状的原因。然后看看这块铜左边的部分，左边靠近芯片管脚，形成原因就是因为跟这些芯片管脚的间距所致。如果要问为什么会有这么块存在，纯粹是因为这块空间扣掉与其他的间距后还能有地方铺上铜，所以他就出现了。有时候在我们铺完铜后就会存在像这个样子的小块又刚好可以连接上的铜皮，如果你觉得不想要可以在这一块弄个polygon cut out ，然后再铺一遍铜他就不存在了。

okhxyyo

jishuaihu 发表于 2015-7-10 11:44
个人对这两个芯片的去耦电容的做法不敢苟同。

一般来说，芯片的每一个电源管脚都需要单独的去耦电容， ...

不是我画的，我也不知道是谁画的  我看到大家提出了好多很好的意见啊~~我要是知道作者是谁肯定喊他过来看看。哈哈~我们就尽情吐槽吧~~

scnuzmj

板边不要要有地敷铜包着比较好（最上面和最左边），有些芯片的去耦电容为什么要离芯片这么远？

itiramisu

用什么pcb软件打开？

okhxyyo

itiramisu 发表于 2015-7-10 13:23
用什么pcb软件打开？

Altium designer

okhxyyo

scnuzmj 发表于 2015-7-10 13:15
板边不要要有地敷铜包着比较好（最上面和最左边），有些芯片的去耦电容为什么要离芯片这么远？

恩恩，说的对。

人民币的幻想

okhxyyo 发表于 2015-7-10 12:39
哈哈我找到你这个地方的出处了。先放上几张图，然后再来解释下这个是什么鬼~~
图1：你截图的那个鬼 ...

okhxyyo

elvike 发表于 2015-7-10 11:24
我大概浏览了一下原理图，有几个地方不太赞同。电源部分，没必要分AGND和DGND了，比如就用+-18V就可以了， ...

你好~我刚刚去看了下原理图，觉得您在一些地方说的很有道理，比如这个板子的退耦电容全部采用的10uF这是不合理的，应该要增加0.1uF和0.01uF的电容比较合适。不过有个地方您看错了~原理图中的DSP是采用的3.3V供电的。5V电压主要是用于LDO产生3.3V电压和其他一些外围电路中。

elvike

我的意思是jtag的电源pin应该用3.3v才对，

1021352522

来占个楼，回头仔细看看

okhxyyo

elvike 发表于 2015-7-10 16:43
我的意思是jtag的电源pin应该用3.3v才对，

哦哦哦。是这个意思呀，我理解错了非常抱歉~我研究下下去哈~

chenzhufly

elvike 发表于 2015-7-10 16:43
我的意思是jtag的电源pin应该用3.3v才对，

你怎么确认电源pin是3.3V的呢

这个电路是正确的

白丁

看到你们都会画pcb，我感到好悲伤啊

elvike

chenzhufly 发表于 2015-7-10 19:58
你怎么确认电源pin是3.3V的呢

这个电路是正确的

哦，可能是我理解错了，上个TI的参考文件，可能是2407不一样

wzc86354120

首先先肯定下，这么大的板子画起来确实很不容易啊，元器件挺多，布局也狠挺工整，很用心蛮不错的。
但确确实实也有一些问题，我想提一些建议:

原理图；
1.模块化的设计原理图，更清晰明了。(希望小伙伴们画图的时候能够尽量的去做)
多使用harness，sheet symbol，sheet entry总分总的设计原理图

2.画好原理图后，希望能够认真检查原理图元器件参数选型问题。
比如这满满的 10UF 电容，你能忍吗！



3.使用更清晰的电源输入，输出标识。
楼楼的电源输入，输出有很多，数字模拟，建议标识的时候能够多加一些修饰，便于理解，
例如VCC_3.3，VDD_5不是更好吗。

印制板

1.印制板的丝印排版也非常重要，建议排版完成后统一修改检查，多利用3D视图查看。
原来: 方向不统一，而且布局不合理，不方便查看。

改后: 应当适当的调整位置，统一方向，简洁大方。

(建议画好后统一修改丝印大小，同时多使用3D视图一块块的检查，这样就不会出错的，比如二极管那一块丝印这么严重的问题，一下子就会发现的)

2.退耦电容的布局问题(千万不要小看它)
  a.正确选择合适的容值，这就不说了。
  b.退耦电容要靠近电源，下地距离短。
  (电容要离芯片要近，同时最好附近能够有个过孔下地，形成较短下地回路)

3.预留调试电阻，调试电容和重要的测试点。
  这块板子有很多电路组成，如果有一块发现了问题，那难道要割线不成！
  所以多预留调试电阻，这样调试的时候省事方便可靠。

  预留电容理由同上。
  预留重要的测试点，例如:使用的电源电压，利用明显的电压测试点加上清晰的电源标识，

  万用表直接测量，十分方便，而且方便找问题。

4.适宜的添加过孔，增强可靠性。
  楼楼的板子很大，但是却一个过孔也没有，这非常不好。过孔可以减少下地回路，加强抗干扰，同时也能加强散热和板子任性。

5.添加尺寸标注，注明加工要求(也许楼楼可能TXT注明了)

虽然都是一些常见的问题，但是画板子确实是一个细心的活儿。坚持做到却不容易。

个人拙见，希望能够一起进步，共同学习！

DavidZH

铺铜后有些地方的铜皮没有处理！


整体布局还是不错的，可以学习学习了！

huaiqiao

人民币的幻想 发表于 2015-7-10 11:20

这个地方，你可能没有仔细看，这个地方人家用的是网格式的敷铜，所以看起来有这种“孤立”的“小铜渣”。我试了下，将其改为全敷铜就不会有这样的问题了。
@okhxyyo

okhxyyo

huaiqiao 发表于 2015-7-11 15:31
这个地方，你可能没有仔细看，这个地方人家用的是网格式的敷铜，所以看起来有这种“孤立”的“小铜渣”。 ...

我想知道全敷铜跟网格的有什么不同，不是效果上的，而是作用上的。我公司这边他们会要求我们用网格的呢？