关于ad62p49采样率的下调问题

Yudong

关于ad62p49采样率的下调问题 [复制链接]

我现在用ads62p49芯片实现8路AD同步输入，用AD9516芯片输出LVDS时钟，再通过FMC接口与FPGA相连。现在拿到的demo程序是250M采样的，我现在需要一个62M采样的配置。看了AD9516和ads62p49的说明书，我更改了AD9516的输出时钟配置，也改了ads62p49的“enable low speed”的寄存器，但出现的波形一直不对。想麻烦问下：

1、更改ads62p49的采样率设置，是只改AD9516的输出时钟就行还是ads62p49的设置也要同步改变？

2、如需更改ads62p49的配置，除了“enable low speed”的寄存器，还需要更改其他的设置么？

AD9516与ads62p49的硬件连接图如下