|
MSP432简明学习笔记---Clock System(CS)
[复制链接]
收到msp432的板子也有一段时间了,不过好像一直还在云里雾里的感觉,据说要到明年才能拿到实际的芯片,本来还打算做些东西呢,那现在只能在LaunchPad上先玩着了。当然,如果不管其他方面,先看芯片本身的功能,作为一个提纲吧,然后,慢慢补充新发现的东西。
首先是msp432的时钟模块(CS),个人理解msp432最特色的功能应该是超低功耗和高性能的组合,适用于需要同时满足这两方面的应用,弥补msp430系列“很省饭,但也很柔弱”的“林黛玉”形象。那么,作为时钟管理模块,必然要兼顾这两者的功能要求。
时钟源:
LFXTCLK 外部低频时钟源,一般为32.768kHz晶振
VLOCLK 内部低功耗低频时钟,10kHz
REFOCLK 内部低功耗、低频时钟,32.768kHz或128kHz
DCOCLK 内部可调数控时钟
MODCLK 内部低功耗时钟 24MHz
HFXTCLK 外部高频时钟 1MHz--48MHz
SYSOSC 内部时钟 5MHz
系统时钟:
ACLK : 辅助时钟,可选LFXTCLK、VLOCLK、REFOCLK,最高128kHz
MCLK: 系统主时钟,可选LFXTCLK、VLOCLK、REFOCLK、DCOCLK、MODCLK、HFXTCLK
HSMCLK: 子系统主时钟,可选LFXTCLK、VLOCLK、REFOCLK、DCOCLK、MODCLK、HFXTCLK
SMCLK:低速子系统主时钟,使用HSMCLK分频得到,最高为HSMCLK最高时钟的一半
BCLK:低速后备时钟,可选LFXTCLK、REFOCLK,最高32kHz
寄存器功能
CSKEY : CS模块密钥寄存器,必须写入正确的密钥,才可对CS模块进行操作
CSCTL0:CS控制寄存器0,DCO控制寄存器,用于控制DCO使能和频率设定
CSCTL1:CS控制寄存器1,SMCLK、ACLK、HSMCLK、MCLK分频和时钟源选择
CSCTL2:CS控制寄存器2,LFXTCLK、HFXTCLK配置寄存器
CSCTL3:CS控制寄存器3,LFXTCLK、HFXTCLK出错计数配置寄存器
CSCLKEN:时钟源和系统时钟使能寄存器
CSSTAT: 时钟状态寄存器
CSIE: 时钟出错、出错计数中断使能寄存器
CSIFG: 中断标志寄存器
CSCLRIFG:中断清零标志寄存器
CSSETIFG:中断设置挂起寄存器
CSDCOERCAL0:DCO外部电阻校准寄存器0
CSDCOERCAL1:DCO外部电阻校准寄存器1
寄存器的具体功能请参照数据手册
为什么我觉得和msp430是那么地像啊...
|
|