5043|4

132

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

关于SDRAM的LDQM和UDQM的疑问! [复制链接]

SDRAM芯片是HY57V561620,将LDQM和UDQM设置为高电平,为何SDRAM也能正常读写数据呢?
此帖出自FPGA/CPLD论坛

最新回复

还有这等事情 你测的是FPGA的管脚 还是 sdram的管脚  详情 回复 发表于 2015-3-22 20:53
点赞 关注
 

回复
举报

5979

帖子

8

TA的资源

版主

沙发
 
1、你如何和它们是高电平的
2、实际电路是什么样的
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 

回复

132

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
chenzhufly 发表于 2015-3-22 19:56
1、你如何和它们是高电平的
2、实际电路是什么样的
实际电路就是LDQM和UDQM分别接到FPGA的一个IO上,3.3V的。逻辑里直接assign,而且用示波器测过,给0时是0V,给1时是3.3V。按手册上的表,DQM为高电平时DQ输入数据被屏蔽,DQ输出被失能的。我给直接都设置为1,也就是高电平,但是数据还是正常写入和正常读出。 我的测试逻辑是PC将数据通过串口发给FPGA,然后缓存到SDRAM中,然后再从SDRAM中读出,通过串口发回PC。

此帖出自FPGA/CPLD论坛
 
 
 

回复

5979

帖子

8

TA的资源

版主

4
 
还有这等事情

你测的是FPGA的管脚 还是 sdram的管脚
此帖出自FPGA/CPLD论坛

点评

测的SDRAM管脚!  详情 回复 发表于 2015-3-22 21:28
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 
 

回复

132

帖子

0

TA的资源

一粒金砂(中级)

5
 
chenzhufly 发表于 2015-3-22 20:53
还有这等事情

你测的是FPGA的管脚 还是 sdram的管脚
测的SDRAM管脚!



此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/8 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表