用xilinx的fpga一个点亮led的代码

elvike

用xilinx的fpga一个点亮led的代码 [复制链接]

用下面这段代码闪亮板子上3个led，这段代码在altera的板子上执行后led会闪烁，但是在xilinx的板子上没有得到相同的效果。在xilinx的板子上只是这3个led亮了，但是不闪（板子上共有8个led）
module led(sys_clk,
                                sys_rstn,
                                led
                                );
input sys_clk;
input sys_rstn;
output [2:0] led;
reg         [2:0]        led;
reg        [24:0] delay_cnt;
always@(posedge sys_clk or negedge sys_rstn)
        begin
                if(!sys_rstn)
                        delay_cnt <= 25'd0;
                else
                        begin
                                if(delay_cnt == 25'd24999999)
                                        delay_cnt <= 25'd0;
                                else
                                        delay_cnt<=delay_cnt+1'b1;
                        end
        end
always@(posedge sys_clk or negedge sys_rstn)
        begin
                if(!sys_rstn)
                        led<=3'b111;
                else
                        begin
                                if(delay_cnt==25'd24999999)
                                        led<=~led;
                                else
                                        led<=led;
                        end
        end
endmodule

chenzhufly

检查clk

elvike

chenzhufly 发表于 2015-2-25 21:50
检查clk

下面是约束文件的内容


NET "led[2]" IOSTANDARD = LVCMOS33;
NET "led[1]" IOSTANDARD = LVCMOS33;
NET "led[0]" IOSTANDARD = LVCMOS33;

NET "led[1]" LOC = R20;
NET "led[0]" LOC = U20;
NET "led[2]" LOC = T19;
#Created by Constraints Editor (xc3s700an-fgg484-4) - 2015/02/25


# PlanAhead Generated physical constraints

NET "sys_clk" LOC = E12;

# PlanAhead Generated IO constraints

NET "sys_clk" IOSTANDARD = LVCMOS25;

elvike

一个50MHz的时钟连接到E12了？我能这样直接用吗？

elvike

配置到GCLK5

zgbkdlm

为什么要多此一举呢,
module led(sys_clk,
                                sys_rstn,
                                led
                                );
input sys_clk;
input sys_rstn;
output [2:0] led;
reg         [2:0]        led;
reg        [24:0] delay_cnt;
always@(posedge sys_clk or negedge sys_rstn)
        begin
                if(!sys_rstn)
                        delay_cnt <= 25'd0;
                        led<=3'b111;
                else
                        begin
                                if(delay_cnt == 25'd24999999)
                                        delay_cnt <= 25'd0;
                                        led<=~led;
                                else
                                        delay_cnt<=delay_cnt+1'b1;
                        end
        end

而且,这种的,最好用简单的组合电路组成就好,占用资源也少.