3912|6

22

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

cpld产生一定形式方波的问题 [复制链接]



cpld时钟50M,怎么产生下图所示的周期性方波?
还有采用什么方法产生周期为1s的方波信号占用硬件资源更少?

此帖出自FPGA/CPLD论坛

最新回复

正解,一看就是两个频率合成的,两个计数器分频,然后与一下就出来这个波形了   详情 回复 发表于 2015-1-22 02:32
点赞 关注
 

回复
举报

5968

帖子

8

TA的资源

版主

沙发
 
你是一点都不会啊

看不出来你所示波形频率是多少

一般简单计数就可以完成你的需要的功能
此帖出自FPGA/CPLD论坛
个人签名生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰
 
 

回复

4008

帖子

0

TA的资源

版主

板凳
 
资源最少的方法就是分频,你选1024*1024*32M的晶振分出来,接近就好
此帖出自FPGA/CPLD论坛
 
 
 

回复

775

帖子

0

TA的资源

纯净的硅(高级)

4
 
100多M的频率说低不低啊,锁相环倍频,如果CPLD内部有条件的,我觉得用读ram值然后输出形成频率这样资源低吗,哈哈,期待结果
此帖出自FPGA/CPLD论坛
 
 
 

回复

370

帖子

0

TA的资源

一粒金砂(高级)

5
 
这种规律的方波,就是clock+clock enable就可以出来;你唯一需要控制的就是使能信号
此帖出自FPGA/CPLD论坛

点评

正解,一看就是两个频率合成的,两个计数器分频,然后与一下就出来这个波形了  详情 回复 发表于 2015-1-22 02:32
 
 
 

回复

190

帖子

0

TA的资源

一粒金砂(中级)

6
 
分频器。
此帖出自FPGA/CPLD论坛
 
 
 

回复

1025

帖子

1

TA的资源

纯净的硅(高级)

7
 
闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍡椾粡濡炪倖鍔х粻鎴犲閸ф鐓曢柟閭﹀灱閸ゅ鏌ら弶鎸庡仴闁哄本绋戦埥澶娾枎閹邦喚鈻忛梺璇插閼归箖藝娴兼潙桅闁告洦鍨扮粻鎶芥煕閳╁啨浠﹀瑙勬礈缁辨捇宕掑▎鎴濆濡炪們鍔屽Λ婵嬪极閸愵喖顫呴柣妯虹仛濞堟儳鈹戞幊閸婃洟骞婃惔銏犲姅闂傚倷绀侀悿鍥ь浖閵娧呯焼濞达綀顫夐崣蹇涙煏閸繍妲归柣鎾跺枛閺岋絽顫滈埀顒佺鐠轰警鐎堕柣鎴eГ閻撴洟鏌¢崒婵囩《缂佺姷绮妵鍕閿涘嫭鍣板Δ鐘靛仜椤戝寮崒鐐村殟闁靛濡囪ぐ銊╂⒑鐠囨煡顎楅柛妯荤矒瀹曟垿骞樼紒妯煎幈闂佸綊鍋婇崢濂稿礉閵堝棛绠鹃柛顐墯鐎氾拷闂傚倸鍊搁崐宄懊归崶顒佸剭妞ゆ劧绠戦獮銏ゆ煃鏉炴壆鍔嶆い鏂垮缁辨捇宕掑顑藉亾閸濄儳鐭欓柛鏇ㄥ灠缁狀垶鏌ㄩ悤鍌涘闂傚倸鍊搁崐鐑芥嚄閸洖绠犻柟鍓х帛閸嬨倝鏌曟繛鐐珕闁稿顑夐弻锝夊箛椤掍焦鍎撻梺缁樺笒閻忔岸濡甸崟顖氱闁规惌鍨遍弫楣冩煟鎼淬垻鍟查柟鍑ゆ嫹濠电姷鏁告慨鐑藉极閹间礁纾绘繛鎴旀嚍閸ヮ剦鏁囬柕蹇曞Х椤︻噣鎮楅崗澶婁壕闂佸憡娲﹂崑澶愬春閻愮儤鈷戦悹鎭掑妼濞呮劙鏌熼崙銈嗗
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条
中星联华&ADI明日直播
直播主题:大咖面对面,轻松玩转高速ADC性能测试
直播时间:3月25日(周二)14:00
活动奖励:京东卡、双肩包

查看 »

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网 1

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表