搭建NIOS II 软核时外部总线的问题

cow1000

搭建NIOS II 软核时外部总线的问题 [复制链接]

设计一个NIOS II的方案，满足所有的控制、外设资源后，余下的管脚不够通过单独的总线分别接flash和SRAM（即flash和SRAM的地址、数据、控制线分开），

目前考虑了以下三个方案：
1  共用 flash和SRAM的地址、数据线，
2  使用大容量EPCS配置芯片，去掉外部flash，只扩展SRAM
3  使用SPI总线的flash和SRAM芯片（容量不够大）

请问，以上三个方案，是否都可行？各有什么优缺点？会不会影响软核的运行速度？

另外，对NIOS II软核的运行有点模糊：
软核运行时，需要不停的取指令 —》 译码 —》 执行，
这过程中的取指令是不停的读flash吗？

deweyled

1  共用 flash和SRAM的地址、数据线，不知道NIOS支持这种操作么，需要研究下NIOS的手册。
2  使用大容量EPCS配置芯片，去掉外部flash，只扩展SRAM
如果代码量不是很大可以这样玩。
3  使用SPI总线的flash和SRAM芯片（容量不够大）

SRAM使用来跑程序还是用来缓存数据，如果是跑程序只能用并行的

cow1000

deweyled 发表于 2014-12-12 23:22
...
SRAM使用来跑程序还是用来缓存数据，如果是跑程序只能用并行的

首先，谢谢解惑！

另外，关于最后这句话，我能否这样理解：

1  用来跑程序，是指将程序load到SRAM，在软核工作时充当ROM的作用，软核从这里取指令，这时候还应当再增加一块芯片（SRAM或SDRAM之类），或使用FPGA的Blocks RAM充当RAM的作用，缓存数据；

2  跑程序只能用并行，是指EPCS及SPI flash都不能充当ROM的作用，而是需要将FPGA的Blocks RAM当做ROM使用，上电后将程序load进去，此时使用SRAM充当RAM的作用，缓存数据；

3  假如使用NOR flash，就可直接充当ROM使用。