5115|2

182

帖子

1

TA的资源

一粒金砂(中级)

楼主
 

verilog 例程代码里面,隐含锁存器是指编写的代码有问题,产生了锁存器吗? [复制链接]

如下的例程

【例 5.14】隐含锁存器举例
module buried_ff(c,b,a);
output c;
input b,a;
reg c;
always @(a or b)
  begin
if((b==1)&&(a==1))  c=a&b;
  end
endmodule
此帖出自FPGA/CPLD论坛

最新回复

当然某些情况需要保持,这时就可以用隐含锁存器  详情 回复 发表于 2014-11-26 08:43
点赞 关注(1)
 

回复
举报

1144

帖子

17

TA的资源

纯净的硅(高级)

沙发
 
verilog写代码时用if语句时要注意,比如if (a=1) c=2这个语句就包含了一个隐藏的锁存器,当a=1时C=2,当A不等于1时A就保持现有的值
正确的写法是 if(a=1) c=2 else c=0

if时不要忘了else
switch时不要忘了default语句,

总之写判断时任何情况都要包含进去,
这是我的一点理解,
此帖出自FPGA/CPLD论坛
 
 

回复

1144

帖子

17

TA的资源

纯净的硅(高级)

板凳
 
当然某些情况需要保持,这时就可以用隐含锁存器
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表