AD9266时序问题，求解释!!!!!!!!

zk1991zy

AD9266时序问题，求解释!!!!!!!! [复制链接]

ADA9266的时序图如下：C:\Users\Administrator\Desktop\YWZ_FQE%HGJ73(@6@JSY6%5BV.jpg

我的理解是：在DCO的上升沿采16位数据的奇数八位，在下降沿采16位数据的偶数八位，然后在下一个DCO的上升沿将数据拼接。但是按照上述方法采的数据不对，请问是不是我对时序图理解错了？求指教

chenzhufly

信息量不足

1、说明如何进行测试的
2、把你的预期结果和实际结果贴上来

littleshrimp

我的理解和你一样

littleshrimp

我的理解和你一样

zk1991zy

chenzhufly 发表于 2014-11-5 09:49
信息量不足

1、说明如何进行测试的

用如下代码采20K的正弦波，然后用chipscope 抓拼起来的数据，发现根本不是正弦波。。。。然后看学长的程序，他的是：上升沿采偶数位，下降沿采奇数位，然后在下降沿品数据，结果竟然可以采到正弦波~~这与DATASHEET不符啊~~求指点，谢谢module adc_9266( ////////////////adc////////////
     input sys_clk,
          input adc_dco,
          input [7:0] adc_in,
          input rest_n,
          
          output clk_p,
          output clk_n,
          output adc_dfs,
          output adc_csb,
          output[15:0] adc_data_out,
          output adc_pdwn
/////////////////////////////////
);

////////////////////////////////
        wire      clk_wire;
        wire      rest_wire_n;
        reg[0:0]  clk_reg_n = 0;
        reg[0:0]  clk_reg_p = 1;
        reg[7:0]  clk_num = 0;
        reg[7:0]  adc_data_o;  
        reg[7:0]  adc_data_m;
        reg[15:0] adc_data;
        reg[0:0]  flag_reflash = 0;
       

////////////////////////////////       
   assign clk_wire = sys_clk;
        assign adc_dfs  = 1'b1;
        assign adc_csb  = 1'b1;
        assign adc_pdwn = 1'b0;
        assign rest_wire_n = rest_n;
        assign clk_n = clk_reg_n;
   assign clk_p = clk_reg_p;       
        assign adc_data_out=  adc_data;
/////////////////////////////////
always@(posedge sys_clk or negedge rest_wire_n )
begin
   if(rest_wire_n == 0)
         begin  
                 clk_reg_p <= 0;
                 clk_reg_n <= 1;
         end
        else
         begin
            clk_num <= clk_num + 1;
                 if(clk_num == 5)
                 begin
                   clk_reg_p <= ~clk_reg_p;
                        clk_reg_n <=  clk_reg_p;
                        clk_num   <= 0;
            end   
    end
  end
  ////////////////////////////////////
always@(negedge adc_dco or negedge rest_wire_n)
begin
    if(!rest_wire_n)
           begin
                 adc_data_o <= 8'b0;
                 
                end
    else
          begin
            adc_data_o <= adc_in;
                 flag_reflash <= ~flag_reflash;
          end

end
always@(posedge adc_dco or negedge rest_wire_n)
begin
    if(!rest_wire_n)
           begin
                 adc_data_m <= 8'b0;
                end
    else
          begin
            adc_data_m <= adc_in;
          end

end
always@(posedge adc_dco or negedge rest_wire_n )
begin
if(!rest_wire_n)
           begin
                 adc_data <= 16'b0;
                end
    else
         begin
                 adc_data <= {adc_data_m[7],adc_data_o[7],adc_data_m[6],adc_data_o[6],adc_data_m[5],adc_data_o[5],
                             adc_data_m[4],adc_data_o[4],adc_data_m[3],adc_data_o[3],adc_data_m[2],adc_data_o[2],
                             adc_data_m[1],adc_data_o[1],adc_data_m[0],adc_data_o[0]};       
        end

end
//////////////////////////////////////         


       

endmodule

zk1991zy

littleshrimp 发表于 2014-11-5 20:53
我的理解和你一样

别人的程序是在DCO的上升沿采偶数位，在下降沿采奇数位，结果竟然是对的，，但是感觉与DATASHEET不相符啊，·····难道理解错了

zk1991zy

chenzhufly 发表于 2014-11-5 09:49
信息量不足

1、说明如何进行测试的

代码仿真file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\360893981\QQ\WinTemp\RichOle\71`XS8(62B5SSOY8P~Z{U4B.jpg结果和预期的一样~~ ，

file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\360893981\QQ\WinTemp\RichOle\71`XS8(62B5SSOY8P~Z{U4B.jpg

王傲傲

楼主 可以来一份程序吗   我现在在弄这个

电子微创意

解决了吗？

play_emma

电子微创意 发表于 2016-11-29 10:54
解决了吗？

他们没有正确的理解采样时序图何图中一些参数标注，采样时序图没有错的。

liqian1n2

zk1991zy 发表于 2014-11-6 14:26
用如下代码采20K的正弦波，然后用chipscope 抓拼起来的数据，发现根本不是正弦波。。。。然后看学长的程 ...

请问这几个是做什么用的？  
      assign adc_dfs  = 1'b1;
        assign adc_csb  = 1'b1;
        assign adc_pdwn = 1'b0;

cdywljczl

从手册看，你的理解是正确的，不过这个东西还和你的硬件有关，有没有保证硬件上时钟与数据等长？有没有保证FPGA引脚时序约束，如果上升沿采偶数位，在下降沿采奇数位能对？会不会只是在某些电路板能对？