关于FPGA开发的问题1

wangxd5429

关于FPGA开发的问题1 [复制链接]

各位高手，小弟正在基于FPGA开发LCD显示控制程序。定义了一个8位信号，赋了一个8位的值。想将这8位数据依次输出管脚上。结果发现LCD_SI管脚上的电平并未按照赋的值变化。请教各位高手其中的原因，谢谢。部分代码如下：
      ENTITYlcd_counter IS                              --定义LCD显示实体
      PORT (
           Clock_50, Rset: IN STD_LOGIC;
          LCD_CS,  LCD_A0:OUT STD_LOGIC;
          LCD_SCL, LCD_SI: OUT STD_ULOGIC);
      END lcd_counter;
      ……
      SIGNALtemp_value:STD_ULOGIC_VECTOR(7 DOWNTO 0);   --定义8位信号
      ……
      temp_value<= X"af";
      LCD_SI <=temp_value(0);
      ……

coyoo

为何使用std_ulogic?直接使用std_logic_vector(7 downto 0)分别定义lcd_si和temp_value,否则赋值左右类型不一致。

wangxd5429

一开始用的是std_logic，问题一样。

HDLWorld

代码贴完整。