C8051F120的晶振时钟问题

pbabca

C8051F120的晶振时钟问题 [复制链接]

小弟最近在做一个高速采样电路，用的C8051F120，以前都是用的C8051F060,然后奇葩的问题从晶振就开始了。

晶振程序初始化不通过，卡在片外晶振是否稳定这一步了，我用示波器直接观察了晶振的输出是正常的25M Hz，一气之下就跳过这个问题了，延长等待时间并屏蔽检测晶振稳定语句。之后将/SYSCLK输出观察频率正常25M。

然后接下来是PLL，我希望它能在100M下工作，我设置好倍频等，结果输出频率为88M，开始怀疑是输出或者示波器频率问题于是分频输出，可结果依旧。之后我调整倍频到50M，75M均输出正常，可就是突不破88M

求达人解答！

zqjqq88

肯定是可以的，我用的内部的参考时钟，很稳定的运行在100M。

pbabca

zqjqq88 发表于 2014-9-30 17:28
肯定是可以的，我用的内部的参考时钟，很稳定的运行在100M。

我刚刚调整了外部晶振的数值，我使用的是12M晶振，发现按照手册对应的设置范围没法稳定（10M~30M），但是我把它的值设成4M~10M（但仍使用12M晶振）就能稳定了。然后下一个问题是锁相环PLL没法稳定，然后我屏蔽了确认稳定语句。
通过输出时钟确定最大时钟只能达到88M左右，然后我现在换了8M晶振调到80M在凑合用。（严格来说是79.9X M，不知道咋的老是比我预设的要低上一点点，我再设低一些就能很准确）