3074|1

9

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

OMAPL138 冲突问题 [复制链接]

OMAPL138 技术问题咨询

我现在需要开发的系统设计方案如下:
1)DSP内核外接EMIF口扩充FPGA部分,由FPGA控制AD的采样,DSP通过中断的方式接收FPGA的数据(每次中断数据量为128Kbyte),
因此在DDR的RAM区域指定一块内存,用于存数据。DSP内核计算完毕后,再将此部分数据需要转送到ARM内核
2)ARM内部部分,运行linux系统,系统使用DDR为内存,开辟内存的使用范围为除去DSP使用的那外以外的内存区。

现在问题如下:
1)因为DSP内核实时响应FPGA的中断,因此需要实时从EMIF端口读取FPGA的数据,倘若此时ARM部分正在操作NANDFLASH或者操作DDR部分(上述两部分外设也均接到EMIF总线上的),是不是会导致EMIF的冲突(因为ARM系统不知道DSP部分此时是否正在操作EMIF端口,同时DSP部分在读取EMIF总线时也不知道此时是不是ARM部分在操作EMIF总线)。
2)DSP部分的C程序全部上电后加载在指定DDR中(CCS在CMD中指定)运行,是不是正常运行DSP程序时此时ARM部分使用DDR会导致冲突。
点赞 关注
 

回复
举报

9

帖子

0

TA的资源

一粒金砂(中级)

沙发
 
再添加一个补充,理论上DSP与ARM的EMIF估计CPU会仲裁,但是是不是这种方式下,系统会很迟钝
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/10 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表