ADI设计峰会讲义分享——实现更高信号处理性能的高级技术(zt)
[复制链接]
ADI首届设计峰会吸引了全国专业工程师的热烈关注和参与,相关主题技术研讨与交流获得了工程师的积极反响。小编经过努力,拿到其中部分的演讲PPT资料,将在论坛中以图文形式与大家分享,并提供完整的PDF资料下载(请在原帖中下载)。希望大家喜欢哦!
本讲义涉及以下主题内容 五种类型的频率合成 什么是时钟? 常用频率是多少? 锁相环(PLL)基本模型 鉴频鉴相器(PFD) 驱动电荷泵(CP) 数字PLL框图 —— 分频器 PLL中输入参考分频器 和预分频器 整数N分频与 小数N分频频率合成器的比较 全数字PLL详细框图 (图中所示为AD9557) PLL主要技术参数 PLL的常见用途 频率变换示例: 抖动清除 切换和保持 切换、同步和保持 锁相环(PLL)的 时钟应用 AD9516系列1.5 -3.0 GHz、8/5通道时钟分配IC 应用 – 无线收发器卡 应用 – 线路卡 SyncE / IEEE1588 混合 (含支持纯IEEE1588的连接) DDS用于时钟产生 利用DDS产生时钟 灵活的DDS系统 信号流经DDS架构 AD9858 1GSPS DDS, 集成鉴相器和乘法器 使用AD9858实现 DDS单环路上变频 DDS与PLL 混合配置 数据转换器时钟的问题
相对于ADC输入测量 有效孔径延迟时间 抖动 – ADC中的SHA引入的常见噪声源 时钟抖动随模拟信号增大而限制信噪比 逻辑门/驱动器的加性RMS抖动 根据架构与性能分类 电压控制振荡器 电压控制振荡器 ADF5508 系统时钟分配示例 AD9512 1.2GHz时钟分配IC ADI公司的完整时钟产品组合 内容回顾
|