基于FPGA的高速AD采样

wyyyyw

基于FPGA的高速AD采样 [复制链接]

用FPGA设计高速采样控制器的时候要注意些什么问题哇？求大神！！！

wyyyyw

因为毕业设计的需要设计一个采样频率大于30M的采样控制器，求大神帮帮忙！拜谢！

wyyyyw

好吧~没人理我~

hjf2002

看懂ADC的手册，按照ADC时序来写FPGA程序；还得看你采集后的数据需要缓冲到SRAM还是存储到SDRAM。

chenzhufly

这个比较容易实现啊 先进行芯片选型吧

wyyyyw

芯片选的是ADS807E   我想的是收到数据后就显示出去就可以了

wyyyyw

chenzhufly 发表于 2014-5-9 17:16
这个比较容易实现啊 先进行芯片选型吧

芯片选的是ADS807E这个能到50多M，我只要用30M就可以了。采集到数据后显示出去就行了，就是不知道怎么显示。用的是学校的实验箱！

wyyyyw

hjf2002 发表于 2014-5-9 10:27
看懂ADC的手册，按照ADC时序来写FPGA程序；还得看你采集后的数据需要缓冲到SRAM还是存储到SDRAM。

选的那个ADC上都没有输出的控制信号。卖芯片的说芯片输出数据后只要上升沿收集数据就可以了。我不知道什么显示出来

越远

1. 看懂ADC的配置时序，用FPGA完成对ADC的配置，这是ADC的一个功能模块；2.第二个功能模块就是数据接收部分，这一部分不管ALTERA还是XILINX都有专用的LVDS核，直接用就行；
3.剩下的就是自己对数据的处理部分，这个依你的应用而定；

wyyyyw

越远 发表于 2014-5-22 17:31
1. 看懂ADC的配置时序，用FPGA完成对ADC的配置，这是ADC的一个功能模块；2.第二个功能模块就是数据接收部分 ...

搞来好多天，最终找出原因是芯片坏了。换个芯片就全部搞定了。现在等着学校答辩了。谢谢了！！！

xuhaiw

good,ding

荒漠小草

关注中，希望楼主做出来之后分享一下！！

lichenllin

看时序，然后写时序图可以得到数据了。