电子工程世界-论坛»论坛 › 电子技术交流 › FPGA/CPLD › XILINX ISE14.6生成bit流失败

阅 2597|回 1

2 帖子	0 TA的资源

一粒金砂（初级）

楼主

发表于2014-4-8 13:34 只看该作者

XILINX ISE14.6生成bit流失败 [复制链接]

设计的综合、布线等等都可以经过。当产生bit流时会显示如下错误：
ERROR:PhysDesignRules:1383 - Issue with pin connections and/or configuration on
block::
. For RAMMODE programming set with DPRAM64 or SPRAM64 or SRL32 the DI1 input
pin must be connected.
一共13个这样差不多的错误。很头痛，有遇到过类似问题的朋友吗？求大神解答！！！

此帖出自FPGA/CPLD论坛

最新回复

青城山下

是不是芯片的种类有问题详情回复发表于 2014-8-19 16:12

点赞关注

FPGA论坛 CPLD论坛 FPGA教程

青城山下

406 帖子	1 TA的资源

一粒金砂（中级）

沙发

发表于2014-8-19 16:12 只看该作者

是不是芯片的种类有问题

此帖出自FPGA/CPLD论坛

FPGA培训 FPGA设计 verilog教程

返回列表发新帖回复

活动更多>>

开源项目更多>>

随便看看

ise14.6 license 支持全系列xilinx 7系列
vivado2013.2license支持全系列xilinx7系列ise14/wwwcom]wwwcom[/url]KINTEX7,FPGA采集卡,pcieX8采集卡,pcie采集卡,万兆光网卡,rocetech技术工程师电话1（张）:18612520518技术工程师电话2（李）：15510072821公司电话：010-82464305
WinCE6.0流驱动VirtualCopy映射失败
我在WinCE6)VirtualAlloc(0,sizeof(S3C2440A_IOPORT_REG),MEM_RESERVE,PAGE_NOACCESS);if(GpioSpace=NULL){error=GetLastError();//获得出错码printf("GPIOVirtualAllocfailed!%d\r\n",error);GPIOSuccess=0;}else{if(!VirtualCopy((PVOID)GpioSpace,(PVOID)( ...
请问大佬们，高频电子线路这门课如何学？，以后想做这方面工作
我之前做高频通讯类题的电赛，做了一年，感觉很有意思，虽然有些bug让人烧脑，结果到了老师上这门课的时候，老师只会讲结论，给做题，讲的很多的东西听着也不靠谱，比如说什么只需要知道结论就行，推导不需要了解，就我的电赛经历来看，指导老师经常是只给个 ...
【读书】《RISC-V 体系结构编程与实践（第2版）》-- RISC-V 架构寄存器学习
《计算机视觉之PyTorch数字图像处理》--全书概览
STM32库函数 HAL_UART_Receive 是阻塞的吗？
伟福e6000w编译软件
【DIY创意LED V2】完整的程序
《FPGA时序约束与分析》作者特权同学的工程师之道
转载时钟