9291|10

55

帖子

0

TA的资源

一粒金砂(中级)

楼主
 

利用modelsim对quartus ii中的原理图文件进行仿真测试的一些问题 [复制链接]

大家好,希望各位fpga大侠帮助在下解决一下问题。
  就是利用modelsim对quartus ii中的原理图文件进行仿真时,需要先将原理图文件转换为.v文件,并且还需添加ip库,还是实际情况并没有这样复杂,只需将原理图文件在quartus ii中设置为顶层文件,在编写个激励测试文件直接进行仿真测试呢。方法二我试过了,方法一由于需要添加ip库不懂,就没试。我的方法二是这样的,但没有成功。






上面是我的原理图文件和测试文件,利用quartus ii调用modelsim进行仿真测试时,提示的错误如上面的图片所示,有哪位朋友知道吗,希望大家给个指导。
此帖出自FPGA/CPLD论坛

最新回复

对的 要进行门级才行,RTL级会出错  详情 回复 发表于 2018-3-25 15:41
点赞 关注
 

回复
举报

581

帖子

0

TA的资源

五彩晶圆(初级)

沙发
 
最后一句提示是库没有编译
此帖出自FPGA/CPLD论坛
个人签名Net:Wxeda.taobao.com
QQ:1035868547
Blog:https://home.eeworld.com.cn/space-uid-390804.html
 
 

回复

55

帖子

0

TA的资源

一粒金砂(中级)

板凳
 
本帖最后由 xuhongming 于 2014-3-23 07:52 编辑

是还需要添加ip库吗?能具体说下吗?
此帖出自FPGA/CPLD论坛
 
 
 

回复

55

帖子

0

TA的资源

一粒金砂(中级)

4
 
fpga大师们,帮帮小弟
此帖出自FPGA/CPLD论坛
 
 
 

回复

55

帖子

0

TA的资源

一粒金砂(中级)

5
 
没人回复,我自己回答吧,希望后面碰到类似问题的朋友有个借鉴。上面的错误是我点击tools—>RUN EDA Siulation—>EDA RTL simulation时,用这种方法就提示上面的错误了,但如果我是先在quartus ii中对仿真做好一些设置的话,然后点击编译就没问题了。利用modelsim对quartus ii 中的原理图文件进行仿真测试的步骤如下。(其实就是与利用modelsim对.v文件进行测试一样,没有网上的一些人说的那么玄,有些人说还要将原理图文件通过quartus转换为.v文件,没必要,可能我还没达到那一步吧。)
1:建立好一个原理图文件,将其设置为顶层文件。如:

2:编写对应的激励测试文件testbench(可以利用quartus ii对原理图生成相应的测试模版,然后自己编写)。如:

3:在quartus ii中做好相应的设置(与利用modelsim对quartus中的.v文件进行仿真设置是一样的,具体不做介绍,这个在特权的视频中有)。如:

4:点击quartus中的编译按钮(如下图),而不是通过菜单栏中的tools—>run eda simulation—>eda RTL simulation,否则可能就会出现我上面一样的错误,提示actgate没有定义(可能是正如上面的kdy版主所说的库没有编译,故必须点击编译按钮吧)。(这步就是和利用modelsim对quartus ii中的.v文件唯一的不同处)

————————————————————————结束

后面就会自动调用modelsim出现仿真波形了。下面这个波形就是我想要的了







此帖出自FPGA/CPLD论坛
 
 
 

回复

55

帖子

0

TA的资源

一粒金砂(中级)

6
 
上面的波形是等精度频率计的一个小模块的波形
此帖出自FPGA/CPLD论坛
 
 
 

回复

30

帖子

0

TA的资源

一粒金砂(中级)

7
 
lz好人,解决问题也分享。。。。。赞。。。。
此帖出自FPGA/CPLD论坛
 
 
 

回复

55

帖子

0

TA的资源

一粒金砂(中级)

8
 
上面的方法会重新对原理图进行一次编译,有点费时间,不知道其他的高手是否其他的方法,希望大神们分享一下
此帖出自FPGA/CPLD论坛
 
 
 

回复

55

帖子

0

TA的资源

一粒金砂(中级)

9
 
用modelsim对原理图仿真2、3天了,不推荐大家顶层文件用原理图文件,不易移植(这是一些从事fpga有些时间的人说的),初学阶段大家顶层文件可以用原理图文件连好各个模块,进行编译一下就可以了,编译通过后想对其仿真的话,大家可以先将他转化为.v文件(file—>create—>create  HDL Design file),然后把原理图文件从工程移除掉,否则仿真不了。多练习几天,其实顶层文件用例化语句写个.v文件不难,可以通过看原理图文件转换后的.v文件学习一下例化就可以了。
此帖出自FPGA/CPLD论坛
 
 
 

回复

2

帖子

0

TA的资源

一粒金砂(初级)

10
 
楼主你好   你说的那种设置,是gate-level仿真,也就是后仿真,modelsim是可以识别相关文件的。
相当于直接选择Tools->Run Simulation Tool ->Gate level simulation…来调用modelsim。也就是说在compile的时候,已经将bsf文件转换成门级网表了。
网上说的是modelsim不能识别bsf文件,需要转换成.v或.vhd再做功能仿真。
既然是给大家参考,我就补充说明下,别误导初学者了,希望楼主不要介意哈
此帖出自FPGA/CPLD论坛
 
 
 

回复

1

帖子

0

TA的资源

一粒金砂(初级)

11
 
对的 要进行门级才行,RTL级会出错
此帖出自FPGA/CPLD论坛
 
 
 

回复
您需要登录后才可以回帖 登录 | 注册

随便看看
查找数据手册?

EEWorld Datasheet 技术支持

相关文章 更多>>
关闭
站长推荐上一条 1/7 下一条

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 安防电子 汽车电子 手机便携 工业控制 家用电子 医疗电子 测试测量 网络通信 物联网

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
快速回复 返回顶部 返回列表