时钟线路问题

silent天狼

时钟线路问题 [复制链接]

一些时钟的输出线路，总要接上一个上拉电源，这样做有什么好处？

仙猫

与其输出接上拉，还不如说在用到该信号的电路的输入处上拉更好些。
如果不是因输出开集/开漏，且输出-输入离得较远，该电阻有终端作用，可缓解信号过冲。
下拉也可以的，但一般电路的驱动能力多为“低”强于“高”，在这种情况下上拉可以“帮一把”高电平的驱动能力。
当信号频率高，且出-入间距离较远时，信号到达输入端处的振幅可能会受到衰减，这时同时接上下拉电阻来调整其直流分量也是个常用的办法。

dontium

是“上拉电源”？还是上拉电阻？

如果输出是推挽型的，是没有必要加上拉电阻的，如果是OC、OD型的，就必须有上拉，

silent天狼

dontium 发表于 2014-3-11 10:18
是“上拉电源”？还是上拉电阻？

如果输出是推挽型的，是没有必要加上拉电阻的，如果是OC、OD型的，就必 ...

电路时一个vco的输出，接上拉电阻到电源，是不是为了给这个vco提供直流电平，保证信号强度？

silent天狼

仙猫 发表于 2014-3-11 10:34
与其输出接上拉，还不如说在用到该信号的电路的输入处上拉更好些。
如果不是因输出开集/开漏，且输出-输入 ...

是不是可以理解为提供直流电平，提高信号强度？

仙猫

silent天狼 发表于 2014-3-11 10:59
是不是可以理解为提供直流电平，提高信号强度？

“提供直流电平”，“提高信号强度”这样泛泛的提法，在没有具体应用和具体电路的情况下，是很难说“对”或者“不对”的。
就算“对”了，也应该更深一步分析理解为什么上拉一把就能达到“提高信号强度”的目的。

silent天狼

仙猫 发表于 2014-3-11 12:18
“提供直流电平”，“提高信号强度”这样泛泛的提法，在没有具体应用和具体电路的情况下，是很难说“对 ...

哦。谢谢您！

dontium

silent天狼 发表于 2014-3-11 10:58
电路时一个vco的输出，接上拉电阻到电源，是不是为了给这个vco提供直流电平，保证信号强度？

这要看那个VCO的数据手册，使用手册建议的外围电路，其它任何与手册有别的做法，除非是在大量实验基础之上改动，都是不好的！

silent天狼

dontium 发表于 2014-3-11 14:38
这要看那个VCO的数据手册，使用手册建议的外围电路，其它任何与手册有别的做法，除非是在大量实验基础之 ...

好的，谢谢！

吴鉴鹰.

应该是增强线路的驱动能力，如果是OC、OD型的，就必须有上拉，要看具体的电路，作用可能不一样！