学模拟+退耦电容容量的选择

weihei

学模拟+退耦电容容量的选择 [复制链接]

在EEWORLD组织的“我爱模拟之——TI模拟博文深度阅读季”看到一篇关于去耦电容的文章《去耦电容器......是否真的有必要？》网址是deyisupport./blog/b/signalchain/archive/2013/09/17/51504.aspx 然后又看到了坛友发的帖子，提出了这个退耦电容容量的选择的问题，网址是： bbs.eeworld../thread-431245-1-1.html 就这个退耦电容容量问题说说自己的浅见。若有不当之处请指出。 电容的容抗为1/(2*pi*f*C)，频率越高，阻抗应该越小，但是实际电路中感抗等成分影响，阻抗是先下降，到某个频率后反而变高。电容容量越大，这个转折点越低。 0.1uF瓷片电容在33Mhz以下都是电容特性，33MHz以上交流阻抗反而变大。所以以MCU为中心的数字电路的去耦电容多用0.1μF，因为0.1μF对1MHz～几十MHz频率的阻抗较小，而MCU电路的主频往往就工作在这个范围内。 用0.1uF去耦不是绝对的，如果做100MHz上下的高频电路时，去耦电容要用0.01μF，但同时为不影响低频段的去耦效果，再并上一个1μF电容。相差100倍的电容组合据说是比较合理的。 所以只能说这0.1uf是我们的常用值，具体电路选择多少还需要考虑噪声水平、纹波水平（器件的纹波抑制比）等的影响。 同时这个转折点数值也不是固定的，与电容材质有关。材质这方面的影响我也不太懂，村田电容选型指南中有描述。 附上xilinx的设计手册跟村田电容的选型指南。

oyueyueniao

非常好，解答了我的疑问