来看一下我画的DDR2走线有什么问题？！求帮助！？？

meng219902

来看一下我画的DDR2走线有什么问题？！求帮助！？？ [复制链接]

1、本人是第一次画DDR2，也是摸着石头过河，看了一些其他的文章还有PCB，就自己理解的画了一下，希望能有前辈帮我指点一二，让我能成功的把这个板子画下来，谢谢了。
2、言归正传，我暂时只画了数据线，地址线还有控制线什么的都没有画，主要是我先把数据线画好了，其他的也一样了。
      布线的手法我是参照：“Altium Designer 中 DDRII SDRAM 的等长布线”这个帖子做的。
                                            http://bbs.21ic.com/forum.php?mod=viewthread&tid=217610
       他上面讲的是把线放在2个DDR2的中间，然后通过补长来画等长线的，他这样做使得ARM到任意一个DDR2都是一样长的，但是我画的走线是先到一个DDR2上，然后再到第二个DDR2上，我的等长线是对整个Net来定义的，（其实对这个“等长”的概念没有弄懂，“等长”是对Net来说的？还是ARM到DDR2这个距离来说的呢？）当然了我画的ARM到第一个DDR2的数据线都是等长的——1595Mil，然后从第一个DDR2到第二个数据线也是等长的---1098Mil.
      
3、我先说一下我知道的，对于数据线可以分两组，Data0---7  DM0  DQ0为一组；，Data8---15  DM1  DQ1为一组； 每组必须等长（我记得可以相差10Mil）;但是组与组之间可以相差1000Mil（我在一个帖子看到的）,我见过的是相差700Mil的PCB，所以1000Mil的说法是成立的。
        我设的规则是扇出时候4Mil  出来后变6Mil，距离网上说要遵循3W原则什么的，间隔大一点就可以了，扇出后我会至少分开6Mil的,过孔8/14mil 。
         
4、 最后我说一下我对我画的PCB不满意之处，也不能说不满意，至少感觉不好，有点乱；
       虽然我遵循了以上原则，但是从图片上看，当我走等长线的时候两边的蛇形走线都快贴在一起了，当然我设置的规则是3.5Mil间距。
       而且我画蛇形走线的时候那个半径（也就是间距）我设置的是最小10Mil，有条件了，就设置12、15、20mil的间距，我不知道你们一般都设置多大的。
       还有我看人家画的PCB上中间大部分都是没有蛇形走线的，都很正常，他们处理等长不像我画那么多蛇形线，他们就在线的两端（起死和末尾）稍微弄一下就等长了啊？是不是我扇出的时候还有控制一下数据线的位置，而不是死死的，数据线扇出后什么位置就什么位置了？

好吧，我暂时就有这么多疑问吧，求帮助。。。。

meng219902

这是我画的 有什么问题，希望大家能够指出来，谢谢了！

meng219902

看看别人是什么画的吧

meng219902

求帮助

qwqwqw2088

问题洋洋洒洒，，到底啥问题呢，，能不能单刀直入，，，

蛇形线有专门的设置，下面提供一些例子，练习吧，软件操作就是这样，熟能生巧，Altium Designer 里面怎么画等长线也是这样，稍微多练习一下即可：
（1）一般是将走线布完后，新建一个class。 Design -> Classes










如上图添加完后可以点击close。
（2）快捷键 T + R； 或者 点击Tools 下拉中的Interactive length tuning 。
     点击class中的一条net，然后tab键设置属性。




一般选最长的net线做参考。如上图TDR5。依次设置蛇形走线规则。
（3） T+R点击class里面的net逐次调整为蛇形等长线。如下图

qwqwqw2088

最后
等长线走线完毕，以上例子紧为参考。

（1）布线时同时按下Ctrl +Shift 并且转动鼠标的滚轮， 就可以换层。
     （亦可用小键盘“*”号键来换层）。
（2）布线时按“shift + 空格”来改变线的拐角方式。按“shift + A”画蛇形线。
（3）布蛇行线的快捷键控制：
     在布蛇行线时，按快捷键“ 1 ”   “ 2 ”   “ 3 ”   “ 4 ”   “，”   “。”
     可以在走线时随时控制蛇行线的形状。
     快捷键 :    1  与 2 ，改变蛇行线的拐角与弧度。
     快捷键 :    3  与 4  改变蛇行线的宽度。
     快捷键：  ，  与  。改变蛇行线的幅度。

一般来讲，蛇形走线的线距>=2倍的线宽。

meng219902

qwqwqw2088 发表于 2014-1-6 08:57
最后
等长线走线完毕，以上例子紧为参考。

哦 ，对不起版主，我的语文不及格，我问的意思就是我这样做可以吗？有的网友建议我用星星拓扑（是DDR2与arm直接的走线），，还有怎样走，通过一些有经验的人的指点，让我在高速板设计中有所提高吧，对了！版主我得到了一本武功秘籍。。。。是PASD的，但是书里面讲了很多关于DDR2 、DDR3的布线方法的！
最后，谢谢版主的帮助

dontium

meng219902 发表于 2014-1-8 19:42
哦 ，对不起版主，我的语文不及格，我问的意思就是我这样做可以吗？有的网友建议我用星星拓扑（是DDR2与a ...

只要知道“ 等长 ” 就行了。

最低保证： 数据线要等长、地址线要等长，

数据线与地址以及与控制线，根据情况可以不等长，但最好等长

meng219902

dontium 发表于 2014-1-8 23:59
只要知道“ 等长 ” 就行了。

最低保证： 数据线要等长、地址线要等长，

那对于高速板应该注意什么呢？特性阻抗？还有...EMC????

qwqwqw2088

高速板中的特性阻抗和emc，emc都应该注意，布线中什么数模隔离，晶振摆放，过孔大小，地线屏蔽等等，

dontium

meng219902 发表于 2014-2-11 08:33
那对于高速板应该注意什么呢？特性阻抗？还有...EMC????

特性阻抗是要注意的，但等长并不一定是要特性阻抗匹配。

而最根本的原因是，信号传播到达目标的时间问题，
真空中，大家都知道是2.999*10^8米/秒，而在PCB中它的传播速度就慢了，具体慢到什么程度，要看它的介电常数，

   V = Vo  / sqrt(er)

Vo 为真空中的速度，
er 为介质的介电常数
V 为这种介质中信号的传播速度，

在高速电路里，信号高低电平的持续时间很短，如果数据线不等长，到达目标器件时就有可能不是CPU发出的数据了，

dontium

普通的FR4，相对介电常数是：4~6，一般取4.4

dontium

给你个文章，你参考一下吧

高频布线工艺和PCB板选材.doc (185.5 KB, 下载次数: 42)

2014-2-11 12:51 上传

点击文件名下载附件

meng219902

dontium 发表于 2014-2-11 12:52
给你个文章，你参考一下吧

谢谢了

电子工程1

我也是新手啊，星型拓扑应该就是把走线走在两个memory的中间后分开，分别与两个memory连接。其实最简单的办法是看厂商提供的layout guide