【Espier FPGA VHDL学习帖】第18帖 类型转换

常见泽1

【Espier FPGA VHDL学习帖】第18帖 类型转换 [复制链接]

【Espier FPGA VHDL学习帖】第18帖 类型转换

                                                   常见泽

一原理图介绍

板子做的不合理的：按键命名。

KEY1——91——S2

KEY3——89——S4

类 型 变 换 函 数
由STD_LOGIC_VECTOR转换成INTEGER
      STD_LOGIC_UNSIGNED包含集CONV_INTEGER(A)

由INTEGER,UNSDGNED,SIGNED转换成STD_LOGIC_VECTOR
由UNSIGNED,SIGNED转换成INTEGER
        STD_LOGIC_ARITH包集合CONV_STD_LOGIC_VECTOR(A,位长)            

CONV_INTEGER(A)

由BIT_VECTOR转换为STD_LOGIC_VECTOR

TO_STDLOGICVECTOR(A)

由STD_LOGIC_VECTO转换为BIT_VECTOR           

                                  TO_BITVECTOR(A)

由BIT转换成STD_LOGIC                           

                                 TO_STDLOGIC(A)

由STD_LOGIC转换成BIT                             

                            TO_BIT(A)

函 数 名 功 能

STD_LOGIC_1164包集合

TO_STDLOGICVECTOR(A)

TO_BITVECTOR(A)

TO_STDLOGIC(A)

TO_BIT(A)

STD_LOGIC_ARITH包集合

CONV_STD_LOGIC_VECTOR

CONV_INTEGER(A)

STD_LOGIC_UNSIGNED包含集

CONV_INTEGER(A)

三实例操作

引脚例化：

In1 和in2分别对应S2 S3，pout映射到D3

同时按下，D3亮

BEGIN

                     pout<= in2 when conv_integer(in1)=0

                                                 else'1';

如果不用类型转换，pout<= in2when in1 <= '0'

RTL视图：

【Espier FPGA VHDL学习帖】第18帖类型转换.pdf (84.91 KB, 下载次数: 4)

2013-12-19 23:06 上传

点击文件名下载附件

[ 本帖最后由 常见泽1 于 2013-12-19 23:06 编辑 ]

goodeew

想请问，类型转换在什么情况下用得到 ？